基于FPGA的多路数据采集以及实时混合传输平台制造技术

基于FPGA的多路数据采集以及实时混合传输平台，包括FPGA数据处理器、外部图像采集电路、光模块、下级处理器以及上位机模块。FPGA数据处理器通过以太网通讯模块接收上位机指令，并拆解为探测器使能信号和下传控制信号。上位机模块通过以太网模块与FPGA数据处理器进行通讯，外部图像采集电路通过使能信号驱动工作，发送两路图像数据。FPGA数据处理器接收两路图像数据和下传控制数据，进行数据混合并在片上DRAM进行数据缓存。FPGA数据处理器调用高速串行IP核，将多路混合数据通过光纤形式向下级处理器发送。本发明专利技术实现了对多路数据的有效采样，避开了传统的并行、串行传输的缺点(时钟抖动、并行多位传播延时等)，利用Serdes协议接口实现多路混合数据的高速有效下传。

【技术实现步骤摘要】
基于FPGA的多路数据采集以及实时混合传输平台
本专利技术属于数据传输与接口通信领域，涉及一种基于FPGA多路数据采集以及实时混合传输的平台。
技术介绍
随着我国在航天航空、轨道交通、通信测控、深海探测等行业的不断拓展，高速图像采集和实时传输技术的应用越来越广泛，如交通监管系统、实时视频会议、医疗设备、工业控制、航天航空军事领域等。随着技术的发展，这些领域对图像传输系统的传输速率以及数据吞吐量的要求也越来越高，特别是针对某些需要实时大量数据互传并处理的场合。例如，帧分辨率256*256，帧频为80fps的图像数据，其图像传输速率达到900Mbps。较早的并行传输总线，由于时钟频率较高，板间信号串扰和时钟偏斜等因素使得有效数据难以保持，并且并行总线随着数据位宽增加，需要占用更多的芯片管脚单元以及更大的布线区域。因此并行总线传输方式在高速通信领域视若敝屣。其他传统的图像传输接口，如UART串口(115Kbps)，USB2.0(480Mbps)等受限于传输速率低，传输过程稳定性差，传输距离短等因素，无法满足当前尖端领域的特定需求。SerDes高速接口通信作为高速串行点对点通信技术，拥有高带宽、高吞吐量和低延迟的传输特性。SerDes高速接口通信通常采用差分信号对形式传输，其抗干扰能力强，传输距离更远，而且不需要传输同步时钟信号，所以数据不再受时钟偏斜的影响。此外串行传输方式相比并行传输技术对硬件引脚、以及传输信号幅度要求制约少。因此越来越多的光纤传输的串行链接计数SerDes被应用到上下级通信或者板间系统通信中。<br>现场可编程门阵列(FieldProgrammableGateArray,FPGA)技术是专用集成电路(ASIC)领域中的一种半定制电路技术，随着计算机技术和工艺界的技术日益革新，FPGA的硬件资源乃至系统架构也得到极大的提升，以其可重配置性、并行性、集成度高、接口种类丰富等优点，被广泛应用于图像采集、传输以及处理。虽然FPGA的发展如火如荼，但是仍存在以下缺点：尚无多路数据采集及混合传输的专用平台，多路数据(高、低速)混合传输尚不稳定，平台的通信接口不丰富，有效数据采集与传输受到制约，运用FPGA实现SerDes高速接口通信传输速率较低，无法进行实时的控制操作。
技术实现思路
本专利技术的技术解决问题是：克服现有技术的不足，提供一种基于FPGA的多路数据采集以及实时混合传输平台，实现了单路、双路以及多路数据的有效采集和混合稳定传输，平台通信接口丰富，实时性强。本专利技术的技术解决方案是：基于FPGA的多路数据采集以及实时混合传输平台，包括FPGA数据处理器、外部图像采集电路、光模块、下级处理器和上位机模块；所述外部图像采集电路包括图像探测器I、图像探测器II、AD模数转换模块和TLK1501光纤发送模块；上位机模块：通过人机交互界面接收操作人员输入的指令，经过处理后得到上位机指令，输出给FPGA数据处理器；FPGA数据处理器：对上位机指令进行拆解，得到探测器I使能信号、探测器II使能信号和下传控制信号，并将探测器I使能信号发送给图像探测器I，将探测器II使能信号发送给图像探测器II；将下传控制信号、图像I信号和图像II数据进行缓存和传输，并通过高速切换，将各路数据实时输出给光模块，通过光纤形式与下级处理器进行通信；图像探测器I：在探测器I使能信号的驱动下向AD模数转换模块输出图像I模拟信号；AD模数转换模块：对图像I模拟信号进行数字量转换，得到图像I信号输出给FPGA数据处理器；图像探测器II：在探测器II使能信号的驱动下向TLK1501光纤发送模块输出图像II数据；TLK1501光纤发送模块：对图像II数据进行处理，得到图像II光纤数据送入FPGA数据处理器；FPGA数据处理器包括以太网通讯模块、探测器驱动模块、超采样模块、多路数据混合以及校验模块、多路数据缓存DRAM、数据发送切换状态机、复用器和SerDes高速通信模块；所述以太网通讯模块接收上位机模块输出的上位机指令，并将其拆解为探测器使能指令和下传控制信号，探测器使能指令送入探测器驱动模块中进行解析，解析后得到探测器I使能信号和探测器II使能信号；下传控制信号送入多路数据混合以及校验模块中；超采样模块对图像I信号进行超采样，得到超采图像1数据输出给多路数据混合以及校验模块；多路数据混合以及校验模块同时接收TLK1501光纤发送模块输出的图像II光纤数据；多路数据混合以及校验模块对图像II光纤数据、超采图像1数据以及下传控制信号进行混合，混合后的三路数据送入多路数据缓存DRAM中缓存并输出给复用器，数据发送切换状态机向复用器输出数据切换使能信号，复用器根据数据切换使能信号实现多路数据缓存DRAM输出数据的有效切换，并将切换后的数据输出给SerDes高速通信发送模块；SerDes高速通信发送模块将接收的多路数据传输给光模块，通过光纤形式与下级处理器进行通信。所述超采样模块按照16：1的采样比率对图像I数据进行处理，使得超采图像1数据和图像探测器I的工作时钟保持一致。所述多路数据混合及校验模块对接收过来后的超采图像1数据、图像II光纤数据和下传控制信号，分别加上区分数据类型的帧首、帧计数标志信号，同时多路数据混合及校验模块在图像II光纤数据和超采图像1数据中添加检验和、帧计数，以便检查链路传输中的图像乱码和丢失问题。超采图像I数据在多路数据混合及校验模块的传输模式为：“CFAA+帧计数+一帧超采图像I数据+CF55+核校验”；图像II光纤数据在多路数据混合及校验模块的传输模式为：“4FAA+帧计数+一帧图像II光纤数据+4F55+核校验”；下传控制信号在多路数据混合及校验模块的传输模式为：“FFAA+帧计数+下传的控制信号+FF55+核校验”；其中，CFAA为超采图像I数据的帧首，4FAA为图像II光纤数据的帧首，FFAA为下传控制信号的帧首，CF55为超采图像I数据的帧尾标记，4F55为图像II光纤数据的帧尾标记，FF55为下传控制信号的帧尾标记。所述多路数据缓存DRAM包含8M内存容量的片上块RAM，分别用于存储混合后的三路数据。多路数据缓存DRAM开辟三个FIFO存储块，下传控制信号、超采图像I数据和图像II光纤数据分别以对应的格式缓存在各自的FIFO存储块中。数据发送切换状态机工作流程是：(1)初始化时，程序设置超采图像I数据对应的FIFO存储块优先级最高；(2)工作起始状态，默认进入空转状态；设置数据切换使能信号为“000”，然后依次判断三个FIFO存储块是否存在数据，若无数据则进入数据等待状态，数据切换使能信号保持不变，进入步骤(6)；若三个FIFO存储块均存在数据，则进入步骤(3)；若三个FIFO存储块中有一个或两个存储块存在数据，则在判断出某个FIFO存储块存在数据时，直接将其发送出去，各存储块数据发送完毕后进入步骤(6)；(3)优先本文档来自技高网...

【技术保护点】
1.基于FPGA的多路数据采集以及实时混合传输平台，其特征在于：包括FPGA数据处理器(1)、外部图像采集电路(2)、光模块(4)、下级处理器(5)和上位机模块(3)；所述外部图像采集电路(2)包括图像探测器I(6)、图像探测器II(7)、AD模数转换模块(8)和TLK1501光纤发送模块(9)；/n上位机模块(3)：通过人机交互界面接收操作人员输入的指令，经过处理后得到上位机指令(18)，输出给FPGA数据处理器(1)；/nFPGA数据处理器(1)：对上位机指令(18)进行拆解，得到探测器I使能信号(20)、探测器II使能信号(21)和下传控制信号(26)，并将探测器I使能信号(20)发送给图像探测器I(6)，将探测器II使能信号(21)发送给图像探测器II(7)；将下传控制信号(26)、图像I信号(24)和图像II数据(23)进行缓存和传输，并通过高速切换，将各路数据实时输出给光模块(4)，通过光纤形式与下级处理器(5)进行通信；/n图像探测器I(6)：在探测器I使能信号(20)的驱动下向AD模数转换模块(8)输出图像I模拟信号(22)；/nAD模数转换模块(8)：对图像I模拟信号(22)进行数字量转换，得到图像I信号(24)输出给FPGA数据处理器(1)；/n图像探测器II(7)：在探测器II使能信号(21)的驱动下向TLK1501光纤发送模块(9)输出图像II数据(23)；/nTLK1501光纤发送模块(9)：对图像II数据(23)进行处理，得到图像II光纤数据(25)送入FPGA数据处理器(1)。/n...

【技术特征摘要】
1.基于FPGA的多路数据采集以及实时混合传输平台，其特征在于：包括FPGA数据处理器(1)、外部图像采集电路(2)、光模块(4)、下级处理器(5)和上位机模块(3)；所述外部图像采集电路(2)包括图像探测器I(6)、图像探测器II(7)、AD模数转换模块(8)和TLK1501光纤发送模块(9)；
上位机模块(3)：通过人机交互界面接收操作人员输入的指令，经过处理后得到上位机指令(18)，输出给FPGA数据处理器(1)；
FPGA数据处理器(1)：对上位机指令(18)进行拆解，得到探测器I使能信号(20)、探测器II使能信号(21)和下传控制信号(26)，并将探测器I使能信号(20)发送给图像探测器I(6)，将探测器II使能信号(21)发送给图像探测器II(7)；将下传控制信号(26)、图像I信号(24)和图像II数据(23)进行缓存和传输，并通过高速切换，将各路数据实时输出给光模块(4)，通过光纤形式与下级处理器(5)进行通信；
图像探测器I(6)：在探测器I使能信号(20)的驱动下向AD模数转换模块(8)输出图像I模拟信号(22)；
AD模数转换模块(8)：对图像I模拟信号(22)进行数字量转换，得到图像I信号(24)输出给FPGA数据处理器(1)；
图像探测器II(7)：在探测器II使能信号(21)的驱动下向TLK1501光纤发送模块(9)输出图像II数据(23)；
TLK1501光纤发送模块(9)：对图像II数据(23)进行处理，得到图像II光纤数据(25)送入FPGA数据处理器(1)。


2.根据权利要求1所述的基于FPGA的多路数据采集以及实时混合传输平台，其特征在于：FPGA数据处理器(1)包括以太网通讯模块(14)、探测器驱动模块(10)、超采样模块(11)、多路数据混合以及校验模块(12)、多路数据缓存DRAM(13)、数据发送切换状态机(15)、复用器(16)和SerDes高速通信模块(17)；
所述以太网通讯模块(14)接收上位机模块(3)输出的上位机指令(18)，并将其拆解为探测器使能指令(19)和下传控制信号(26)，探测器使能指令(19)送入探测器驱动模块(10)中进行解析，解析后得到探测器I使能信号(20)和探测器II使能信号(21)；下传控制信号(26)送入多路数据混合以及校验模块(12)中；
超采样模块(11)对图像I信号(24)进行超采样，得到超采图像1数据(30)输出给多路数据混合以及校验模块(12)；多路数据混合以及校验模块(12)同时接收TLK1501光纤发送模块(9)输出的图像II光纤数据(25)；
多路数据混合以及校验模块(12)对图像II光纤数据(25)、超采图像1数据(30)以及下传控制信号(26)进行混合，混合后的三路数据(28)送入多路数据缓存DRAM(13)中缓存并输出给复用器(16)，数据发送切换状态机(15)向复用器(16)输出数据切换使能信号(27)，复用器(16)根据数据切换使能信号(27)实现多路数据缓存DRAM输出数据(29)的有效切换，并将切换后的数据输出给SerDes高速通信发送模块(17)；SerDes高速通信发送模块(17)将接收的多路数据传输给光模块(4)，通过光纤形式与下级处理器(5)进行通信。


3.根据权利要求2所述基于FPGA的多路数据采集以及实时混合传输平台，其特征在于：所述超采样模块(11)按照16：1的采样比率对图像I数据(24)进行处理，使得超采图像1数据(30)和图像探测器I(6)的工作时钟保持一致。


4.根据权利要求3所述基于FPGA的多路数据采集以及实时混合传输平台，其特征在于：所述多路数据混合及校验模块(12)对接收过来后的超采图像1数据(30)、图像II光纤数据(25)和下传控制信号(26)，分别加上区分数据类型的帧首、帧计数标志信号，同时多路数据混合...

【专利技术属性】
技术研发人员：杨波，林前进，余跃，王成明，王清峰，蔡彬，邵艳明，
申请(专利权)人：上海航天控制技术研究所，
类型：发明
国别省市：上海;31