一种基于预取的处理器加速取指方法技术

本发明专利技术涉及存储器领域，公开了一种基于预取的处理器加速取指方法，首先确定Buffer的位宽和数量，再通过Buffer实现预取，以使存储器在未被访问，即空闲时，Buffer能自动改变地址，发起对存储器的读请求，进而将新的未来可能用到的数据读入Buffer，减少未来处理器取指的等待时间。本发明专利技术简单高效，与一般利用Buffer的做法相比，本发明专利技术的Buffer还能实现位宽协调的作用。

【技术实现步骤摘要】
一种基于预取的处理器加速取指方法
本专利技术涉及存储器领域，尤其涉及一种基于预取的处理器加速取指方法。
技术介绍
处理器和存储器作为集成电路的重要组成部分，对系统的性能有着重要影响。而随着工艺和技术的进步，处理器和存储器之间的频率差异日渐增大，导致处理器对存储器的访问存在延迟，如CPU从Flash中取指时，往往需等待一段时间。这一现象在高频条件下尤为严重，成为提升芯片整体性能的重要阻碍。为了缓解处理器高频取指和存储器慢速访问之间的矛盾，即达到处理器访问存储器时加速的目的，Cache（高速缓冲存储器/缓存）和Buffer（缓冲）因其可被快速访问的特点得到了广泛应用。Cache和Buffer都由SRAM（StaticRandom-AccessMemory，静态随机存取存储器）构成。虽然SRAM不能在掉电时保存数据，但访问速度很快。同时需要注意，SRAM成本较高，这也是它不能成为大容量主存的原因之一。对于Cache，一般容量越大，性能越好，仅当容量超过一定值，才会有容量越大、性能越低的情况；对于Buffer，并非如此，一般只需本文档来自技高网...

【技术保护点】
1.一种基于预取的处理器加速取指方法，其特征在于，包括如下步骤：步骤一，通过比较总线和存储器的位宽，取二者相比较大的位宽来作为Buffer的位宽，根据处理器的取指存在跳转情况，取2个Buffer，即Buffer0和Buffer1；步骤二，协调总线和存储器的位宽，将存储器中取出的数据存放在Buffer中，所述Buffer再根据偏移地址确定返回的数据，进行选择性预取，当预取使能位prefetch_en为高，拼接总线和存储器的位宽并预取，反之只进行预取操作。/n

【技术特征摘要】
1.一种基于预取的处理器加速取指方法，其特征在于，包括如下步骤：步骤一，通过比较总线和存储器的位宽，取二者相比较大的位宽来作为Buffer的位宽，根据处理器的取指存在跳转情况，取2个Buffer，即Buffer0和Buffer1；步骤二，协调总线和存储器的位宽，将存储器中取出的数据存放在Buffer中，所述Buffer再根据偏移地址确定返回的数据，进行选择性预取，当预取使能位prefetch_en为高，拼接总线和存储器的位宽并预取，反之只进行预取操作。


2.如权利要求1所述的一种基于预取的处理器加速取指方法，其特征在于，在预取操作的过程中对所述Buffer进行内容有效性判断，具体为：为Buffer设置有效位，当Buffer为空或发生缺失时，有效位为低；当对存储器发起新的读取数据请求，将数据写入Buffer，有效位为高；当连续两次访问同一个Buffer且两次地址不匹配，根据顺序取指的假设得到第二次对Buffer的访问为缺失，同时另一个Buffer中的数据失效。


3.如权利要求2所述的一种基于预取的处理器加速取指方法，其特征在于，在预取操作的过程中对所述Buffer进行请求命中的判断，具体为：当Buffer内容有效且Buffer地址与请求地址匹配，则对Buffer的访问为命中；反之发生Buffer的缺失。


4.如权利要求3所述的一种基于预取的处理器加速取指方法，其特征在于，当对Buffer的访问未命中，则以当前请求地址向存储器发起访问，处理完该次请求后，若无新的缺失请求，且...

【专利技术属性】
技术研发人员：黄凯，金琳莉，蒋小文，王轲，
申请(专利权)人：浙江大学，
类型：发明
国别省市：浙江;33