电容检测电路、电容检测系统和电子设备技术方案

本申请提供一种电容检测电路、电容检测系统和电子设备，该电容检测电路连接至待测电容器，包括：电容控制延迟电路，用于根据参考时钟信号和待测电容器的电容值产生第一时钟信号，第一时钟信号和参考时钟信号具有第一延迟时间；DLL电路包括数字鉴相器和数字控制的延迟电路，数字鉴相器根据第一时钟信号以及数字控制的延迟电路输出的第二时钟信号，输出第一数字信号；数字控制的延迟电路用于根据参考时钟信号和第一数字信号控制第二时钟信号的延迟时间，第二时钟信号和参考时钟信号具有第二延迟时间；所述DLL电路锁定时，第一延迟时间和第二延迟时间的差值为N个参考时钟信号的周期，数字鉴相器输出的第一数字信号用于确定所述待测电容器的电容值。

【技术实现步骤摘要】
电容检测电路、电容检测系统和电子设备
本申请实施例涉及电容检测领域，并且更具体地，涉及一种电容检测电路、电容检测系统和电子设备。
技术介绍
电容式触摸装置被广泛应用于电子设备中，例如，可以用作输入设备提供输入信息，例如，位置、运动、作用力和持续时间等信息。电容式触摸装置的核心部分是电容检测电路。在电容检测的相关技术中，基于时域的电容检测是一种主流的检测方式，具体实现是通过对待测电容器进行充电，将待测电容器的电荷量转换为电压，或者将待测电容器所充入的电荷的变化量转换为电压，进一步对该电压进行处理以确定待测电容的电容值，例如，将电压经模数转换器(AnalogtoDigitalConverter，ADC)采样后转换为数字信号，然后根据数字信号可以进行电容检测。采用上述方式进行电容检测会受到电路噪声的影响，降低电容检测的检测精度。
技术实现思路
本申请实施例提供了一种电容检测电路、电容检测系统和电子设备，能够降低电路噪声对电容检测的影响，从而能够提升电容检测的检测精度。第一方面，提供了一种电容检测电路，连接至待测电容器，包括：电容控制延迟电路，用于根据参考时钟信号和所述待测电容器的电容值产生第一时钟信号，其中，所述第一时钟信号相对于所述参考时钟信号具有第一延迟时间，所述第一延迟时间和所述待测电容器的电容值正相关；延迟锁相环DLL电路，包括：数字鉴相器和数字控制的延迟电路，其中，所述数字鉴相器包括第一输入端，第二输入端和输出端，所述数字鉴相器的第一输入端连接到所述电容控制延迟电路的输出端，所述数字鉴相器的第二输入端连接所述数字控制的延迟电路的输出端；所述数字鉴相器用于接收所述第一时钟信号以及所述数字控制的延迟电路输出的第二时钟信号，并根据所述第一时钟信号和所述第二时钟信号的相位，输出第一数字信号，所述数字鉴相器的输出端用于输出所述第一数字信号；所述数字控制的延迟电路用于根据所述参考时钟信号和所述第一数字信号控制输出的所述第二时钟信号的延迟时间，并向所述数字鉴相器的第二输入端输出所述第二时钟信号，所述第二时钟信号相对于所述参考时钟信号具有第二延迟时间；其中，所述DLL电路锁定时，所述第一延迟时间和所述第二延迟时间的差值为N个所述参考时钟信号的周期，所述N为整数，所述DLL电路锁定时所述数字鉴相器所输出的第一数字信号用于确定所述待测电容器的电容值。在一些可选的实现方式中，所述DLL电路锁定时，所述第一延迟时间和所述第二延迟时间相等。在一些可选的实现方式中，所述DLL电路还包括：处理电路，连接所述数字鉴相器和所述数字控制的延迟电路，用于接收所述数字鉴相器输出的所述第一数字信号，对所述第一数字信号进行处理，并将处理后的第一数字信号输出到所述数字控制的延迟电路的输入端，所述处理后的第一数字信号用于控制所述第二时钟信号的延迟时间，所述处理包括以下中的至少一种：积分处理、信号的放大或缩小处理、滤波处理。在一些可选的实现方式中，所述数字控制的延迟电路包括:数模转换器DAC，包括输入端和输出端，所述输入端连接至所述处理电路的输出端，所述DAC用于将经所述处理电路处理得到的第一数字信号转换为第一模拟信号，所述输出端用于输出所述第一模拟信号；模拟控制延迟线，包括第一输入端，第二输入端和输出端，所述模拟控制延迟线的第一输入端连接至所述DAC的输出端，用于接收所述第一模拟信号，所述模拟控制延迟线的第二输入端用于输入所述参考时钟信号，所述模拟控制延迟线用于根据所述第一模拟信号和所述参考时钟信号控制所述第二时钟信号的延迟时间，所述模拟控制延迟线的输出端用于输出所述第二时钟信号。在一些可选的实现方式中，所述模拟控制延迟线包括多级串联的延迟单元，每个延迟单元包括第一端和第二端，所述每个延迟单元的第一端用于输入所述参考时钟信号，所述每个延迟单元的第二端用于输入所述第一模拟信号，所述第一模拟信号用于控制所述每个延迟单元对应的延迟时间，所述第二延迟时间为所述多级延迟单元的总的延迟时间。在一些可选的实现方式中，所述第一模拟信号为模拟电压，所述模拟控制延迟线为压控延迟线VCDL。在一些可选的实现方式中，所述电容检测电路还包括：处理单元，用于根据所述DLL锁定时所述处理电路输出的处理后的所述第一数字信号，确定所述待测电容器的电容值相对于基础电容是否有变化，其中，所述基础电容为所述待测电容器未被外部对象接触或接近的电容值。在一些可选的实现方式中，所述待测电容器是互电容型电容器或自电容型电容器。。第二方面，提供了一种电容检测系统，包括：待测电容器；以及如第一方面或第一方面中任一可选实现方式中的电容检测电路，所述电容检测电路连接至所述待测电容器，所述电容检测电路用于检测所述待测电容器的电容值。第三方面，提供了一种电子设备，包括第二方面或第二方面中任一可选的实现方式中的电容检测系统。基于上述技术方案，通过配置所述电容控制延迟电路和数字控制的延迟电路基于同一参考时钟信号进行延迟时间的控制，从而能够使得所述数字控制的延迟电路输出的第二时钟信号的延迟时间相关于所述电容控制延迟电路输出的第一时钟信号的延迟时间，而所述第二时钟信号的延迟时间是根据数字鉴相器输出的第一数字信号控制的，即所述第一数字信号和所述第一时钟信号的延迟时间相关，而所述第一时钟信号的延迟时间和所述待测电容器的电容值相关，因此，所述第一数字信号和所述待测电容器的电容值相关，则根据所述第一数字信号可以确定所述待测电容器的电容值大小。因此，本申请基于不同的电容值能够产生不同的时钟延迟的原理进行电容检测，不需要对待测电容器进行时域的充放电过程，有利于降低电路噪声对电容检测过程的影响，从而能够提升电容检测的精度。附图说明图1是根据本申请实施例的电容检测装置的示意性结构图。图2是根据本申请实施例的数字控制的延迟电路的示意性结构图。图3是根据本申请实施例的压控延迟线的示意性电路图。图4是根据本申请实施例的电容检测系统的示意性框图。图5是根据本申请实施例的的电子设备的示意性框图。具体实施方式为使本申请的上述目的、特征和优点能够更为明显易懂，下面结合附图对本申请的具体实施例做详细的说明。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的实施方式；相反，提供这些实施方式使得本申请将全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。此外，所描述的特征、结构可以以任何合适的方式结合在一个或更多实施方式中。在下面的描述中，提供许多具体细节从而给出对本申请的实施方式的充分理解。然而，本领域技术人员应意识到，没有所述特定细节中的一个或更多，或者采用其它的结构、组元等，也可以实践本申请的技术方案。在其它情况下，不详细示出或描述公知结构或者操作以避免模糊本专利技术。进一步地，下列术语是示例性的，并非旨在以任何方式进行限制。在阅读本申请之后，本领域技术人员将认识到，这些术语表本文档来自技高网...

【技术保护点】
1.一种电容检测电路，其特征在于，连接至待测电容器，包括:/n电容控制延迟电路，用于根据参考时钟信号和所述待测电容器的电容值产生第一时钟信号，其中，所述第一时钟信号相对于所述参考时钟信号具有第一延迟时间，所述第一延迟时间和所述待测电容器的电容值正相关；/n延迟锁相环电路，包括：数字鉴相器和数字控制的延迟电路，其中，所述数字鉴相器包括第一输入端，第二输入端和输出端，所述数字鉴相器的第一输入端连接到所述电容控制延迟电路的输出端，所述数字鉴相器的第二输入端连接所述数字控制的延迟电路的输出端；/n所述数字鉴相器用于接收所述第一时钟信号以及所述数字控制的延迟电路输出的第二时钟信号，并根据所述第一时钟信号和所述第二时钟信号的相位输出第一数字信号，所述数字鉴相器的输出端用于输出所述第一数字信号；/n所述数字控制的延迟电路用于根据所述参考时钟信号和所述第一数字信号控制输出的所述第二时钟信号的延迟时间，并向所述数字鉴相器的第二输入端输出所述第二时钟信号，所述第二时钟信号相对于所述参考时钟信号具有第二延迟时间；/n其中，所述延迟锁相环电路锁定时，所述第一延迟时间和所述第二延迟时间的差值为N个所述参考时钟信号的周期，所述N为整数，所述延迟锁相环电路锁定时所述数字鉴相器所输出的第一数字信号用于确定所述待测电容器的电容值。/n...

【技术特征摘要】
1.一种电容检测电路，其特征在于，连接至待测电容器，包括:
电容控制延迟电路，用于根据参考时钟信号和所述待测电容器的电容值产生第一时钟信号，其中，所述第一时钟信号相对于所述参考时钟信号具有第一延迟时间，所述第一延迟时间和所述待测电容器的电容值正相关；
延迟锁相环电路，包括：数字鉴相器和数字控制的延迟电路，其中，所述数字鉴相器包括第一输入端，第二输入端和输出端，所述数字鉴相器的第一输入端连接到所述电容控制延迟电路的输出端，所述数字鉴相器的第二输入端连接所述数字控制的延迟电路的输出端；
所述数字鉴相器用于接收所述第一时钟信号以及所述数字控制的延迟电路输出的第二时钟信号，并根据所述第一时钟信号和所述第二时钟信号的相位输出第一数字信号，所述数字鉴相器的输出端用于输出所述第一数字信号；
所述数字控制的延迟电路用于根据所述参考时钟信号和所述第一数字信号控制输出的所述第二时钟信号的延迟时间，并向所述数字鉴相器的第二输入端输出所述第二时钟信号，所述第二时钟信号相对于所述参考时钟信号具有第二延迟时间；
其中，所述延迟锁相环电路锁定时，所述第一延迟时间和所述第二延迟时间的差值为N个所述参考时钟信号的周期，所述N为整数，所述延迟锁相环电路锁定时所述数字鉴相器所输出的第一数字信号用于确定所述待测电容器的电容值。


2.根据权利要求1所述的电容检测电路，其特征在于，所述延迟锁相环电路锁定时，所述第一延迟时间和所述第二延迟时间相等。


3.根据权利要求1所述的电容检测电路，其特征在于，所述延迟锁相环电路还包括：
处理电路，连接所述数字鉴相器和所述数字控制的延迟电路，用于接收所述数字鉴相器输出的所述第一数字信号，对所述第一数字信号进行处理，并将处理后的第一数字信号输出到所述数字控制的延迟电路的输入端，所述处理后的第一数字信号用于控制所述第二时钟信号的延迟时间，所述处理包括以下中的至少一种：积分处理、信号的放大或缩小处理、滤波处理。


4.根据权利要求3所述的电容检测电路，其特征在于，所述数字控...

【专利技术属性】
技术研发人员：王洁，
申请(专利权)人：深圳曦华科技有限公司，
类型：发明
国别省市：广东;44