【技术实现步骤摘要】
时钟脉冲频率攻击检测系统
本专利技术关于一种时钟脉冲频率(clockfrequency)攻击的检测系统，特别是关于一种利用逻辑门、环形时间数字转换器以及计数器，取得安全芯片的时钟脉冲信号并对其计数，再以比较器根据当前计数值与先前计数值产生数值差，并判断数值差是否落入预设范围值，藉此检测时钟脉冲信号状况的时钟脉冲频率攻击检测系统。
技术介绍
近来，安全芯片为积极研究的开发方向，如何防止例如时钟脉冲信号攻击、芯片测试攻击、温度攻击或演算法攻击的诸如此类的攻击，为值得深思的议题。其中，时钟脉冲信号影响芯片的运作情形，举例来说，若时钟脉冲信号受到干扰或破坏，骇客则能窃取芯片的内部信息，或故意使芯片无法正常运作。因此，时钟脉冲信号的异常判定则为相当重要的一环。目前时钟脉冲信号的检测分为两部分：(1)高频输入的检测：高频输入的检测:利用现有的时钟脉冲滤波器(clockfilter)设计，当芯片输入的时钟脉冲信号进入时钟脉冲滤波器后，时钟脉冲滤波器将会随时检测芯片的时钟脉冲信号，当时钟脉冲滤波器检测时钟脉冲信号高于某一个范围的高频...
【技术保护点】
1.一种时钟脉冲频率攻击检测系统，适用于一安全芯片，其特征在于，包括：/n一逻辑门，接收该安全芯片的一时钟脉冲信号，并检测该时钟脉冲信号的转态边缘而产生一计数起始信号及一计数终止信号；/n一环形时间数字转换器，连接于该逻辑门，该环形时间数字转换器包含环形串接的多个延迟电路，该环形时间数字转换器接收该计数起始信号，并使其在该多个延迟电路中环绕而产生多个延迟信号；/n一计数器，连接该逻辑门及该环形时间数字转换器，并接收该计数终止信号及该多个延迟信号，该计数器对该多个延迟信号进行计数，直至接收到该计数终止信号为止，以取得一当前计数值；/n一暂存器，连接该逻辑门及该计数器，该暂存器...
【技术特征摘要】
20181228 TW 1071475861.一种时钟脉冲频率攻击检测系统，适用于一安全芯片，其特征在于，包括：
一逻辑门，接收该安全芯片的一时钟脉冲信号，并检测该时钟脉冲信号的转态边缘而产生一计数起始信号及一计数终止信号；
一环形时间数字转换器，连接于该逻辑门，该环形时间数字转换器包含环形串接的多个延迟电路，该环形时间数字转换器接收该计数起始信号，并使其在该多个延迟电路中环绕而产生多个延迟信号；
一计数器，连接该逻辑门及该环形时间数字转换器，并接收该计数终止信号及该多个延迟信号，该计数器对该多个延迟信号进行计数，直至接收到该计数终止信号为止，以取得一当前计数值；
一暂存器，连接该逻辑门及该计数器，该暂存器存储一先前计数值，且当该暂存器接收到该计数终止信号时，该暂存器输出该先前计数值，并以该当前计数值取代该先前计数值而加以存储；以及
一比较器，连接该暂存器及该计数器，以接收该先前计数值及该当前计数值，并计算该先前计数值及该当前计数值的一数值差，而与该比较器存储一预设范围值相比较而产生一比较结果。
2.如权利要求1所述的时钟脉冲频率攻击检测系统，其特征在于，该比较器包括一存储器，该存储器存储该预设范围值。
3.如权利要求1所述的时钟脉冲频率攻击检测系统，其特征在于，该环形时间数字转换器更包括一与非门，该多个延迟电路为多个非门并与该与非门串接。
4.如权利要求1所述的时钟脉冲频率攻击检测系统，其特征在于，当该数值差落于该预设范围值内，该安全芯片的微处理器判断该时钟脉冲信号正常；当该数值差落于该预设范围值外，该安全芯片的微处理器判断该时钟脉冲信号异常。
5.如权利要求1所述的时钟脉冲频率攻击检测系统，其特征在于，当该逻辑门检测到该时钟脉冲信号的一上升边缘时，则产生该计数起始信号；当该逻辑门检测到该时钟脉冲信号的一下降边缘时，则产生该计数终止信号。
6.一种时钟脉冲频率攻击检测系统，适用于一安全芯片，其特征在于，包括：
一逻辑门，接收该安全芯片的一时钟脉冲信号，并检测该时钟脉冲信号的转态边缘而产生一第一起始信号、一第二起始信号以及一载入信号；
一环形时间数字转换器，连接于该逻辑门，该环形时间数字转换器包含一内圈电路、一外圈电路以及一优先权比较器，该内圈电路和该外圈电路分别包含环形串接的多个延迟电路，该环形时间数字转换器接收该第一起始信号和该第二起始信号，而该第二起始信号在该内圈电路的该多个延迟...
【专利技术属性】
技术研发人员：陈志铭，
申请(专利权)人：新唐科技股份有限公司，
类型：发明
国别省市：中国台湾;71
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。