【技术实现步骤摘要】
信息处理设备
本文描述的实施方式总体上涉及信息处理设备。
技术介绍
诸如微型计算机之类的控制装置的I/O功能的示例包括看门狗定时器(WDT)。看门狗定时器具有在控制装置由于程序故障或噪声的影响而失控并且不接收任何操作的情况下强制复位控制装置的功能。此外，控制装置具有更新控制装置的固件(FW)的功能。此功能使控制装置在更新期间不接收任何操作。因此，在更新的时段期间，控制装置所支持的系统控制被禁用。此外，为了在正常操作模式和FW更新模式之间进行切换，在FW更新开始之前以及在FW更新完成之后复位控制装置。可以通过重启电源来复位控制装置。在需要连续操作的系统中，即使在用于控制系统的控制装置复位时也需要连续操作该系统。
技术实现思路
根据本公开的信息处理设备的一个方面包括：控制装置，该控制装置接收到复位信号就复位；以及控制对象装置，该控制对象装置由从控制装置的端子发送的信号控制。控制装置包括第四端子，当控制装置复位时，该第四端子被断开并且需要将控制对象装置的已连接端子的信号保持在高电平。第四端子连接至第二N...
【技术保护点】
1.一种信息处理设备，该信息处理设备包括：/n控制装置，该控制装置接收到复位信号就复位；以及/n控制对象装置，该控制对象装置由从所述控制装置的端子发送的信号控制，/n其中，所述控制装置包括第四端子，当所述控制装置复位时，该第四端子被断开并且需要将所述控制对象装置的已连接端子的信号保持在高电平，/n所述第四端子连接至第二NMOS晶体管的源极，所述NMOS为负沟道金属氧化物半导体，/n所述第二NMOS晶体管的栅极接收在低状态下来执行复位所利用的复位信号，/n所述第二NMOS晶体管的漏极连接至所述控制对象装置的端子，并且/n所述信息处理设备还包括：/n第三上拉电阻器，该第三上拉电...
【技术特征摘要】
20181228 JP 2018-2486681.一种信息处理设备，该信息处理设备包括：
控制装置，该控制装置接收到复位信号就复位；以及
控制对象装置，该控制对象装置由从所述控制装置的端子发送的信号控制，
其中，所述控制装置包括第四端子，当所述控制装置复位时，该第四端子被断开并且需要将所述控制对象装置的已连接端子的信号保持在高电平，
所述第四端子连接至第二NMOS晶体管的源极，所述NMOS为负沟道金属氧化物半导体，
所述第二NMOS晶体管的栅极接收在低状态下来执行复位所利用的复位信号，
所述第二NMOS晶体管的漏极连接至所述控制对象装置的端子，并且
所述信息处理设备还包括：
第三上拉电阻器，该第三上拉电阻器上拉所述第二NMOS晶体管的所述漏极与所述控制对象装置的所述端子之间的电位。
2.一种信息处理设备，该信息处理设备包括：
控制装置，该控制装置接收到复位信号就复位；以及
控制对象装置，该控制对象装置由从所述控制装置的端子发送的信号控制，
其中，所述控制装置包括第五端子，当所述控制装置复位时，该第五端子变为低状态，并且需要将所述控制对象装置的已连接端子的信号保持在低电平，
所述第五端子连接至第三NMOS晶体管的栅极，所述NMOS为负沟道金属氧化物半导体，
所述第三NMOS晶体管的源极连接至地，并且
所述第三NMOS晶体管的漏极连接至第四NMOS晶体管的栅极，
所述第四NMOS晶体管的源极连接至地，
所述第四NMOS晶体管的漏极连接至所述控制对象装置的端子，并且
该信息处理装置还包括：
第三下拉电阻器，该第三下拉电阻器下拉所述第五端子与所述第三NMOS晶体管的所述栅极之间的电位；
第四上拉电阻器，该第四上拉电阻器上拉所述第三NMOS晶体管的所述漏极与所述第四NMOS晶体管的所述栅极之间的电位；以及
第五上拉电阻器，该第五上拉电阻器上拉所述第四NMOS晶体管的所述漏极与所述控制对象装置的所述端子之间的电位。
3.根据权利要求1所述的信息处理设备，其中，
所述控制装置包括：
第一端子，该第一端子在所述控制装置复位时变为浮置状态并且需要将所述控制对象装置的已连接端子的信号保持在高电平；以及
第二端子，该第二端子在所述控制装置复位时变为浮置状态并且需要将所述控制对象装置的已连接端子的信号保持在低电平，并且
该信息处理设备还包括：
第一上拉电阻器，该第一上拉电阻器上拉所述第一端子处的电位；以及
第一下拉电阻器，该第一下拉电阻器下拉所述第二端子处的电位。
<...
【专利技术属性】
技术研发人员：竹内彰，
申请(专利权)人：富士通个人电脑株式会社，
类型：发明
国别省市：日本;JP
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。