一种基准源电路制造技术

本发明专利技术涉及半导体集成电路领域，具体涉及一种基准源电路，基准源电路中的第一PMOS管、第二PMOS管、第三PMOS管和第四PMOS管的源极均连接电源电压端；第一PMOS管的栅极分别连接第一PMOS管的漏极和第四PMOS管的栅极，第一PMOS管的漏极分别连接第一NMOS管的漏极、第二PMOS管的栅极和第三PMOS管的栅极；第一NMOS管的源极依次串联第三电阻和第一电阻后接地，第一NMOS管的栅极分别连接第二NMOS管的栅极和第二NMOS管的漏极，第二NMOS管的漏极连接第四PMOS管的漏极，第二NMOS管的源极接地；第二PMOS管的漏极形成电压输出节点，第二PMOS管的漏极连接第二电阻的一端；第三PMOS管的漏极为电流输出节点。本发明专利技术可以解决相关技术中带隙基准电路不适用低电压低功耗设计中的应用问题。

【技术实现步骤摘要】
一种基准源电路
本专利技术涉及半导体集成电路领域，具体涉及一种基准源电路。
技术介绍
基准源电路跟随电源启动电路的启动信号产生基准电压和基准电流，能够为其他模块提供稳定的参考电压和参考电流，因此被广泛应用于集成电路中。图1为相关技术中的基准电路原理图。图1中的启动电路包括PMOS管P4、P5和P6，NMOS管N1和N2，电阻RST；启动时节点NST为低电平，PMOS管P5和P6导通，节点NST1被充电至高电平，从而NMOS管N2导通，将节点PBIAS的电位拉低，从而PMOS管P0、P1、P2和P3导通，有电流灌入带隙基准主体电路中，带隙基准电路建立；当带隙基准电路建立后，PMOS管P4的镜像电流流到电阻RST产生电压NST，当节点NST电压达到NMOS管N1的开启电压，N1导通，P5和P6弱导通，节点NST1被拉低，NMOS管N2关断，启动过程结束。其包括启动电路和带隙基准主体电路。图1中带隙基准主体电路包括：运算放大器YF，以及PMOS管P0、P1、P2和P3，比例三极管Q1、Q2和Q3，电阻R1和R2。其中比例三极管Q1、Q本文档来自技高网...

【技术保护点】
1.一种基准源电路，其特征在于，所述基准源电路包括基准产生电路和启动电路，所述启动电路为所述基准产生电路提供启动电流；/n所述基准产生电路包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第一NMOS管、第二NMOS管、第一电阻、第二电阻和第三电阻；/n所述第一PMOS管、第二PMOS管、第三PMOS管和第四PMOS管的源极均连接电源电压端；/n所述第一PMOS管的栅极分别连接所述第一PMOS管的漏极和所述第四PMOS管的栅极，所述第一PMOS管的漏极分别连接所述第一NMOS管的漏极、所述第二PMOS管的栅极和所述第三PMOS管的栅极；/n所述第一NMOS管的源极依次串联第三...

【技术特征摘要】
1.一种基准源电路，其特征在于，所述基准源电路包括基准产生电路和启动电路，所述启动电路为所述基准产生电路提供启动电流；
所述基准产生电路包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第一NMOS管、第二NMOS管、第一电阻、第二电阻和第三电阻；
所述第一PMOS管、第二PMOS管、第三PMOS管和第四PMOS管的源极均连接电源电压端；
所述第一PMOS管的栅极分别连接所述第一PMOS管的漏极和所述第四PMOS管的栅极，所述第一PMOS管的漏极分别连接所述第一NMOS管的漏极、所述第二PMOS管的栅极和所述第三PMOS管的栅极；
所述第一NMOS管的源极依次串联第三电阻和第一电阻后接地，所述第一NMOS管的栅极分别连接所述第二NMOS管的栅极和所述第二NMOS管的漏极，所述第二NMOS管的漏极连接所述第四PMOS管的漏极，所述第二NMOS管的源极接地；
所述第二PMOS管的漏极形成电压输出节点，所述第二PMOS管的漏极连接第二电阻的一端，所述第二电阻的另一端接地；所述第三PMOS管的漏极为电流输出节点。


2.如权利要求1所述的基准源电路，其特征在于，所述启动电路包括第五PMOS管、第六PMOS管、第四电阻RST、第三NMOS管；
所述第四电阻RST的一端连接电源电压端，另一端分别连接第五PMOS管的栅极、第六PMOS管的栅极和第三NMOS管的栅极；
所述第五PMOS管的漏极接地，所述第五PMOS管源极连接所述第一PMOS管的栅极；
所述第六PMOS管的...

【专利技术属性】
技术研发人员：周宁，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：上海;31