一种基准源电路制造技术

本发明专利技术涉及半导体集成电路领域，具体涉及一种基准源电路，基准源电路中的第一PMOS管、第二PMOS管、第三PMOS管和第四PMOS管的源极均连接电源电压端；第一PMOS管的栅极分别连接第一PMOS管的漏极和第四PMOS管的栅极，第一PMOS管的漏极分别连接第一NMOS管的漏极、第二PMOS管的栅极和第三PMOS管的栅极；第一NMOS管的源极依次串联第三电阻和第一电阻后接地，第一NMOS管的栅极分别连接第二NMOS管的栅极和第二NMOS管的漏极，第二NMOS管的漏极连接第四PMOS管的漏极，第二NMOS管的源极接地；第二PMOS管的漏极形成电压输出节点，第二PMOS管的漏极连接第二电阻的一端；第三PMOS管的漏极为电流输出节点。本发明专利技术可以解决相关技术中带隙基准电路不适用低电压低功耗设计中的应用问题。

【技术实现步骤摘要】
一种基准源电路
本专利技术涉及半导体集成电路领域，具体涉及一种基准源电路。
技术介绍
基准源电路跟随电源启动电路的启动信号产生基准电压和基准电流，能够为其他模块提供稳定的参考电压和参考电流，因此被广泛应用于集成电路中。图1为相关技术中的基准电路原理图。图1中的启动电路包括PMOS管P4、P5和P6，NMOS管N1和N2，电阻RST；启动时节点NST为低电平，PMOS管P5和P6导通，节点NST1被充电至高电平，从而NMOS管N2导通，将节点PBIAS的电位拉低，从而PMOS管P0、P1、P2和P3导通，有电流灌入带隙基准主体电路中，带隙基准电路建立；当带隙基准电路建立后，PMOS管P4的镜像电流流到电阻RST产生电压NST，当节点NST电压达到NMOS管N1的开启电压，N1导通，P5和P6弱导通，节点NST1被拉低，NMOS管N2关断，启动过程结束。其包括启动电路和带隙基准主体电路。图1中带隙基准主体电路包括：运算放大器YF，以及PMOS管P0、P1、P2和P3，比例三极管Q1、Q2和Q3，电阻R1和R2。其中比例三极管Q1、Q2和Q3的发射结面积比为1:N:1,其中N为大于1的整数，通常取8或24等，这样三极管Q1基极发射极电压Vbe_Q1大于三极管Q2基极发射极电压Vbe_Q2，由于运算放大器使节点电压VN＝VP＝Vbe_Q1，所以电流I0＝(Vbe_Q1-Vbe_Q2)/R1，ΔVbe即(Vbe_Q1-Vbe_Q2)具有正温度系数，所以电流I0为与绝对温度成正比(ProportionalToAbsoluteTemperature，PTAT)的电流。PMOS管的P0、P1和P2组成电流镜像电路，使得PMOS管P5路径上的电流I2为电流I0的镜像电流，I2＝K*I0，其中K为PMOS管P0、P1和P2的比例系数；电流I2通过电阻R2和三极管Q3连接，输出基准电压VBG由I2*R2+Vbe_Q3决定，即：其中Vbe_Q3为三极管Q3的基极发射极电压。但是，相关技术中的带隙基准电路的工作电压较高，通常需要电源电压在VBG+Vds_P2＝1.45V以上，其中Vds_P2为PMOS管P2的漏源电压，VBG为1.25V、Vds_P2取0.2V，从而限制了基准电路低电源电压的应用。另一方面传统带隙基准电路通常都有运放、三极管，电路结构较复杂，不利于如工作电流低至几十納安的应用设计等超低功耗设计实现。
技术实现思路
本专利技术提供了一种基准源电路，可以解决相关技术中带隙基准电路不适用低电压低功耗设计中的应用问题。一方面，本专利技术实施例提供了一种基准源电路，所述基准源电路包括基准产生电路和启动电路，所述启动电路为所述基准产生电路提供启动电流；所述基准产生电路包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第一NMOS管、第二NMOS管、第一电阻、第二电阻和第三电阻；所述第一PMOS管、第二PMOS管、第三PMOS管和第四PMOS管的源极均连接电源电压端；所述第一PMOS管的栅极分别连接所述第一PMOS管的漏极和所述第四PMOS管的栅极，所述第一PMOS管的漏极分别连接所述第一NMOS管的漏极、所述第二PMOS管的栅极和所述第三PMOS管的栅极；所述第一NMOS管的源极依次串联第三电阻和第一电阻后接地，所述第一NMOS管的栅极分别连接所述第二NMOS管的栅极和所述第二NMOS管的漏极，所述第二NMOS管的漏极连接所述第四PMOS管的漏极，所述第二NMOS管的源极接地；所述第二PMOS管的漏极形成电压输出节点，所述第二PMOS管的漏极连接第二电阻的一端，所述第二电阻的另一端接地；所述第三PMOS管的漏极为电流输出节点。可选的，所述启动电路包括第五PMOS管、第六PMOS管、第四电阻RST、第三NMOS管；所述第四电阻RST的一端连接电源电压端，另一端分别连接第五PMOS管的栅极、第六PMOS管的栅极和第三NMOS管的栅极；所述第五PMOS管的漏极接地，所述第五PMOS管源极连接所述第一PMOS管的栅极；所述第六PMOS管的漏极连接所述第二NMOS管的漏极，所述第六PMOS管的源极连接电源电压端；所述第三NMOS管的源极和漏极均接地。可选的，所述第二电阻为无温度系数的电阻。可选的，所述第二电阻的类型为零温度系数的P型Poly电阻。可选的，从所述第一PMOS管的漏极，流经过第一NMOS管、第一电阻和第三电阻，最终流向地端的第二电流为无温度系数的电流。可选的，所述第三电阻和第一电阻依次串联形成组合电阻，所述组合电阻的温度系数与ΔVgs的温度系数一致，所述ΔVgs＝(Vgs_NM2-Vgs_NM1)，所述Vgs_NM1为所述第一NMOS管的栅源极电压、所述Vgs_NM2为第二NMOS管的栅源极电压，所述ΔVgs为所述第一NMOS管与第二NMOS管的栅源极电压差。可选的，所述第一电阻的类型为具有正温度系数的NWELL电阻，所述第三电阻的类型为具有负温度系数的poly电阻。可选的，所述第三电阻的类型为具有正温度系数的NWELL电阻，所述第一电阻的类型为具有负温度系数的poly电阻。可选的，所述第一NMOS管和第二NMOS管均工作在饱和区。本专利技术技术方案，至少包括如下优点：本专利技术提供的基准源电路工作电低，且具有良好的温度特性，只需要晶体管和电阻就可以产生基准电压，结构简单，需要消耗电流的支路少，在超低功耗设计中易于实现。附图说明为了更清楚地说明本专利技术具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本专利技术的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1是相关技术中的基准电路原理图，图2是本专利技术提供的基准源电路一实施例的原理图；图3是本专利技术提供的基准源电路在不同R3与R1比值情况下的电压输出节点VREF所输出电压的温度特性曲线；图4是本专利技术提供的基准源电路电压输出节点VREF的电压特性；图5是本专利技术提供的基准源电路中电流输出节点IREF所输出电流的温度特性曲线；图6是本专利技术提供的基准源电路中NWELL电阻、PPOLY电阻以及ΔVgs的温度特性曲线。具体实施方式下面将结合附图，对本专利技术中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本专利技术的一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本专利技术保护的范围。在本专利技术的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本专利技术和简化描述，而不是指示或暗示所指的装置或元件必本文档来自技高网...

【技术保护点】
1.一种基准源电路，其特征在于，所述基准源电路包括基准产生电路和启动电路，所述启动电路为所述基准产生电路提供启动电流；/n所述基准产生电路包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第一NMOS管、第二NMOS管、第一电阻、第二电阻和第三电阻；/n所述第一PMOS管、第二PMOS管、第三PMOS管和第四PMOS管的源极均连接电源电压端；/n所述第一PMOS管的栅极分别连接所述第一PMOS管的漏极和所述第四PMOS管的栅极，所述第一PMOS管的漏极分别连接所述第一NMOS管的漏极、所述第二PMOS管的栅极和所述第三PMOS管的栅极；/n所述第一NMOS管的源极依次串联第三电阻和第一电阻后接地，所述第一NMOS管的栅极分别连接所述第二NMOS管的栅极和所述第二NMOS管的漏极，所述第二NMOS管的漏极连接所述第四PMOS管的漏极，所述第二NMOS管的源极接地；/n所述第二PMOS管的漏极形成电压输出节点，所述第二PMOS管的漏极连接第二电阻的一端，所述第二电阻的另一端接地；所述第三PMOS管的漏极为电流输出节点。/n

【技术特征摘要】
1.一种基准源电路，其特征在于，所述基准源电路包括基准产生电路和启动电路，所述启动电路为所述基准产生电路提供启动电流；
所述基准产生电路包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第一NMOS管、第二NMOS管、第一电阻、第二电阻和第三电阻；
所述第一PMOS管、第二PMOS管、第三PMOS管和第四PMOS管的源极均连接电源电压端；
所述第一PMOS管的栅极分别连接所述第一PMOS管的漏极和所述第四PMOS管的栅极，所述第一PMOS管的漏极分别连接所述第一NMOS管的漏极、所述第二PMOS管的栅极和所述第三PMOS管的栅极；
所述第一NMOS管的源极依次串联第三电阻和第一电阻后接地，所述第一NMOS管的栅极分别连接所述第二NMOS管的栅极和所述第二NMOS管的漏极，所述第二NMOS管的漏极连接所述第四PMOS管的漏极，所述第二NMOS管的源极接地；
所述第二PMOS管的漏极形成电压输出节点，所述第二PMOS管的漏极连接第二电阻的一端，所述第二电阻的另一端接地；所述第三PMOS管的漏极为电流输出节点。


2.如权利要求1所述的基准源电路，其特征在于，所述启动电路包括第五PMOS管、第六PMOS管、第四电阻RST、第三NMOS管；
所述第四电阻RST的一端连接电源电压端，另一端分别连接第五PMOS管的栅极、第六PMOS管的栅极和第三NMOS管的栅极；
所述第五PMOS管的漏极接地，所述第五PMOS管源极连接所述第一PMOS管的栅极；
所述第六PMOS管的...

【专利技术属性】
技术研发人员：周宁，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：上海;31