多个存储器件共享的错误校正系统技术方案

本公开提供了一种由多个存储器件共享的错误校正系统。错误校正系统包括错误校正码电路和控制电路。所述错误校正码电路用以回应写入操作，对M个输入端子所接收的输入数据进行编码以产生编码数据，并输出所述编码数据。所述输入数据包括与所述写入操作相关的写入数据，且所述编码数据包括所述输入数据及相关的校验位数据。所述控制电路耦接到所述M个输入端子中的至少一个。当写入操作是针对数据位宽小于M比特的存储器件时，所述写入数据输入至所述M个输入端子的一部分，所述控制电路用以提供参考数据至所述M个输入端子的另一部分，且所述写入数据与所述参考数据作为输入数据。所述错误校正系统具备节省电力和减少电路面积的特点。

Error correction system shared by multiple memory devices

【技术实现步骤摘要】
多个存储器件共享的错误校正系统
本申请涉及数据错误校正，尤其涉及一种由多个存储器件共享的错误校正系统。
技术介绍
在不太能容许数据损坏(datacorruption)的计算机存储装置中，会使用错误校正码(errorcorrectingcode，ECC)来检测并校正在数据传输过程中或储存时所造成的数据错误。举例来说，在需要高度数据完整性(dataintegrity)的应用中，静态随机存取存储器(staticrandomaccessmemory，SRAM)装置可利用错误校正码，使其能够恢复损坏的数据。通过使用错误校正码算法，发送端利用冗余数据对信息进行编码，使得接收端能够检测并校正所接收到的信息中的数据错误。根据所使用不同的错误校正码算法类型以及冗余数据的位/比特(bit)的个数，接收端可检测单一位错误或多位错误。
技术实现思路
本申请的实施例公开一种由多个存储器件共享的错误校正系统，及其相关的控制方法。本申请的某些实施例包括一种由多个存储器件共享的错误校正系统。每一存储器件的一数据通路宽度具有一数据位宽与一校验位宽。所本文档来自技高网...

【技术保护点】
1.一种由多个存储器件共享的错误校正系统，每一存储器件的数据通路宽度具有数据位宽与校验位宽，所述错误校正系统的特征在于包括：/n错误校正码电路，具有M个输入端子，所述错误校正码电路用以回应写入操作，对所述M个输入端子所接收的输入数据进行编码以产生编码数据，并且向所述存储器件输出所述编码数据，其中M为大于1的正整数，所述输入数据包括与所述写入操作相关的写入数据，以及所述编码数据包括所述输入数据和相关的校验位数据；以及/n控制电路，耦接于所述M个输入端子中的至少一个，其中当所述写入操作是针对所述多个存储器件中具有小于M比特的数据位宽的第一存储器件时，所述写入数据输入至所述M个输入端子的第一部分，所...

【技术特征摘要】
20181226 US 16/233,0341.一种由多个存储器件共享的错误校正系统，每一存储器件的数据通路宽度具有数据位宽与校验位宽，所述错误校正系统的特征在于包括：
错误校正码电路，具有M个输入端子，所述错误校正码电路用以回应写入操作，对所述M个输入端子所接收的输入数据进行编码以产生编码数据，并且向所述存储器件输出所述编码数据，其中M为大于1的正整数，所述输入数据包括与所述写入操作相关的写入数据，以及所述编码数据包括所述输入数据和相关的校验位数据；以及
控制电路，耦接于所述M个输入端子中的至少一个，其中当所述写入操作是针对所述多个存储器件中具有小于M比特的数据位宽的第一存储器件时，所述写入数据输入至所述M个输入端子的第一部分，所述控制电路用以提供参考数据至所述M个输入端子的第二部分，以及所述写入数据与所述参考数据作为所述输入数据。


2.如权利要求1所述的错误校正系统，其特征在于，所述第一存储器件的所述数据位宽为P比特，P为小于M的正整数；所述M个输入端子的所述第一部分所具有的输入端子个数等于P，以及所述M个输入端子的所述第二部分所具有的输入端子个数等于(M-P)。


3.如权利要求1所述的错误校正系统，其特征在于，所述控制电路具有一信号输出端子，其耦接到所述M个输入端子的所述第二部分；所述控制电路用以将参考电压耦接到所述信号输出端子，以提供所述参考数据。


4.如权利要求1所述的错误校正系统，其特征在于，所述错误校正码电路具有N个输出端子，N为大于M的正整数；所述第一存储器件具有等于Q比特的数据通路宽度，Q为小于N的正整数；当所述写入操作是针对所述第一存储器件时，所述N个输出端子中的Q个输出端子耦接到所述第一存储器件，而剩余的(N-Q)个输出端子与所述第一存储器件分开。


5.如权利要求4所述的错误校正系统，其特征在于，还包括：
切换电路，用以选择性地将所述Q个输出端子耦接到所述第一存储器件，其中当所述写入操作是针对所述第一存储器件时，所述切换电路用以将所述Q个输出端子耦接到所述第一存储器件；当所述写入操作是针对所述多个存储器件中不同于所述第一存储器件的第二存储器件时，所述切换电路用以将所述Q个输出端子与所述第一存储器件分开。


6.如权利要求1所述的错误校正系统，其特征在于，当所述写入操作是针对所述多个存储器件中具有等于M比特的数据位宽的第二存储器件时，所述写入数据输入至所述M个输入端子，以作为所述输入数据。


7.如权利要求6所述的错误校正系统，其特征在于，所述第二存储器件具有等于N比特的数据通路宽度；当所述写入操作是针对所述第二存储器件时，所述错误校正码电路的N个输出端子耦接到所述第二存储器件。


8.如权利要求7所述的错误校正系统，其特征在于，还包括：
切换电路，用以选择性地将所述N个输出端子耦接到所述第二存储器件，其中当所述写入操作是针对所述第一存储器件时，所述切换电路用以将所述N个输出端子与所述第二存储器件分开；当所述写入操作是针对所述第二存储器件时，所述切换电路用以将所述N个输出端子耦接到所述第二存储器件。


9.如权利要求1所述的错误校正系统，其特征在于，所述写入数据通过数据接口而输入至所述错误校正码电路，且所述错误校正系统还包括：
切换电路，用以选择性地将所述M个输入端子的所述第二部分耦接到所述数据接口，其中当所述写入操作是针对所述第一存储器件时，所述切换电路用以将所述M个输入端子的所述第二部分与所述数据接口分开；当所述写入操作是针对所述多个存储器件中具有等于M比特的数据位宽的第二存储器件时，所述切换电路用以将所述M个输入端子的所述第二部分耦接到所述数据接口。


10.如权利要求1所述的错误校正系统，其特征在于，所述参考数据的每一位具有逻辑低值。


11.一种由多个存储器件共享的错误校正系统，每一存储器件的数据通路宽度具有数据位宽与校验位宽，所述错误校正系统的特征在于包括：
错误校正码电路，具有N个输入端子，所述错误...

【专利技术属性】
技术研发人员：周志贤，石维强，
申请(专利权)人：円星科技股份有限公司，
类型：发明
国别省市：中国台湾;71