对多存储片存储器件进行编程的方法技术

一种存储器件，包括多个存储片、行驱动器和控制器。一种对存储器件进行编程的方法，包括：在编程操作中，行驱动器向多个存储片中的第一存储片中的多个存储单元施加编程脉冲；在行驱动器向多个存储单元施加编程脉冲之后，控制器验证多个存储单元是否已经达到预定的程序状态；以及，如果在多个存储单元以及被验证了预定次数之后所述多个存储单元中的预设数量的存储单元是否还未达到预定的程序状态，则控制器禁用第一存储片。

【技术实现步骤摘要】
【国外来华专利技术】对多存储片存储器件进行编程的方法
本专利技术涉及存储器控制，并且具体涉及对多存储片存储器件进行编程的方法。
技术介绍
非易失性存储器已广泛用于个人计算机、电信、消费电子和其它领域。电可擦除可编程只读存储器(EEPROM)和闪存是其中最广泛使用的非易失性存储器。根据存储器阵列的结构配置，可以将存储器件分为单存储片类型和多存储片类型。单存储片类型存储器件包括被组织成单个存储片的存储器阵列，而多存储片类型存储器件包括被组织成多个存储片的存储器阵列。当对多存储片类型存储器件进行编程时，可以同时对两个或更多个存储片进行编程以提高编程效率。然而，当多存储片类型存储器件包含有缺陷的存储片时，普通存储片和有缺陷的存储片都将被重复编程，以试图将数据编程到有缺陷的存储片中，从而降低编程速度、降低编程效率、并且增加正常存储片中的程序干扰。
技术实现思路
根据一个实施例，一种存储器件包括多个存储片、行驱动器和控制器。一种对存储器件进行编程的方法，包括：在编程操作中，行驱动器向多个存储片中的第一存储片的多个存储单元施加编程脉冲；在行驱动器向多个存储单元施加编程脉冲之后，控制器验证所述多个存储单元是否已经达到预定程序状态；以及，如果在所述多个存储单元已经被验证了预定次数之后，所述多个存储单元中的预定数量的存储单元还未达到预定的程序状态，则所述控制器禁用所述第一存储片。在阅读以下在各个附图和附图中示出的优选实施例的详细描述之后，本专利技术的这些和其它目的对于本领域普通技术人员无疑将变得明显。附图说明图1是根据本专利技术实施例的存储器件的框图。图2是图1中的存储片的存储单元的页面的示意图。图3是图1中的列驱动器和控制器的框图。图4是图1中的控制器的选择电路的示意图。图5是对图1中的存储器件进行编程的方法的流程图。图6是对图1中的存储器件进行编程的另一方法的流程图。具体实施方式尽管将参照二维NAND闪存器件来描述本专利技术的实施例，但是应当理解，本专利技术构思的实施例不限于此配置，而是还可应用于三维NAND闪存存储器件。另外，在不脱离本专利技术的范围的情况下，本专利技术可适用于其它非易失性存储器件，例如，电可擦除可编程只读存储器(EEPROM)、NOR闪存存储器、相变RAM(PRAM)、磁性RAM(MRAM)、电阻性RAM(RRAM)、铁电RAM(FRAM)等。图1是根据本专利技术的实施例的存储器件1的框图。存储器件1具有双存储片结构，并且可以包括控制器10、电压生成电路11、行解码器12、列驱动器131、132和存储片141、142。尽管在该实施例中使用了双存储片结构，但是应当理解，在本专利技术的范围内也可以采用其它数量的存储片。可以同时对存储片141、142进行编程。在进行编程之后，如果存储片141或存储片142被验证为失败达到预定次数，则行驱动器12可以禁止对失败的存储片141或142进行后续编程。对失败的存储片的禁止减少了尝试对其进行编程所花费的时间，并减少了操作存储片中的程序干扰。控制器10可以耦接到电压生成电路11和列驱动器131、132。电压生成电路11可以耦接到行驱动器12。行驱动器12可以经由串选择线SSL1、字线WL1(1)到WL1(N)以及接地选择线GSL1耦接到存储片141，N是正整数，例如，N＝64。行驱动器12可以经由串选择线SSL2、字线WL2(1)至WL2(N)以及接地选择线GSL2耦接到存储片142。列驱动器131可以经由位线BL1(1)到BL1(M)耦接到存储片141，M是正整数，例如，M＝8192。列驱动器132可以经由位线BL2(1)至BL2(M)耦接到存储片142。存储片141、142中的每一个可以包含多个块，每个块可以包含多个页面，并且每个页面可以包含存储单元的阵列。存储片141中的存储单元的阵列可以通过字线WL1(1)到WL1(N)以及位线BL1(1)至BL1(M)进行寻址，并且存储片142中的存储单元的阵列可以通过字线WL2(1)至WL2(N)以及位线BL2(1)到BL2(M)进行寻址。控制器10可以与外部主机进行通信以接收数据以便存储在存储片141、142中并发送从存储片141、142获取的数据。控制器10可以从外部主机接收命令、地址或数据并且生成列地址信号Scadr1、Scadr2、行地址信号Sradr以及电压控制信号Svc。响应于来自控制器10的电压控制信号Svc，电压生成电路11可以生成用于读取、编程、擦除和验证操作的电压。电压生成电路11生成的电压可能超过提供给存储器件1的电源电压。行驱动器12可以响应于来自控制器10的行地址信号Sradr而操作，以便选择用于读取、编程、擦除和验证操作的字线。列驱动器131、132可以响应于来自控制器10的列地址信号Scadr1、Scadr2而操作，以便生成位线信号以选择用于读取、编程、擦除和验证操作的位线。在编程操作中，电压生成电路11可以使用电源电压(例如，3.3V)来生成编程电压(例如，20V)和编程通过电压(例如，10V)，行驱动器12可以向所选择的字线施加具有编程电压的幅度的编程脉冲，向未选定的字线施加编程通过电压，向串选择线SSL1、SSL2施加电源电压，以及向接地选择线GSL1、GSL2施加接地电压，并且列驱动器131、132可以向所选择的位线施加接地电压(例如，0V)，以及向未选定的位线施加电源电压。在验证操作中，电压生成电路11可以生成合适的验证电压，行驱动器12可以将合适的验证电压施加到所选择的字线，将电源电压施加到串选择线SSL1、SSL2，并且将电源电压施加到接地选择线GSL1、GSL2，并且列驱动器131、132可以将接地电压施加到未选择的位线，并且将电源电压分别施加到存储片141、142的被选择的位线以便在所选择的位线上从所选择的存储单元中读取数据。如果数据读取是不正确的，则控制器10可以将所选择的存储单元验证为失败，而如果数据读取是正确的，则控制器10可以将所选择的存储单元验证为通过。图2是存储片141、142中的页面的示意图。所述页面可以包括存储单元C(1，1)至C(M，N)、串选择单元Css(1)至Css(M)以及接地选择单元Cgs(1)至Cgs(M)。存储单元C(1，1)至C(M，N)可以是浮栅晶体管或电荷捕获晶体管，并且存储单元C(1，1)至C(M，N)、串选择单元Css(1)至Css(M)以及接地选择单元Cgs(1)至Cgs(M)中的每一个可以包括控制端、第一端和第二端。串选择线SSLn可以耦接到串选择单元Css(1)至Css(M)的控制端，并且位线BL(1)到BL(M)可以分别耦接到串选择单元Css(1)至Css(M)的第一端。存储单元C(1，1)至C(M，N)可以布置成耦接至相应字线WL(1)至WL(N)的存储单元的行。字线WL(1)至WL(N)可以分别耦接至第一行的存储单元C(1，1)至C(M，1)的控制端、耦接至第N行的存储单元C(1，N)至C(M，N)的控制端，并且存储单元C(1，1)至C(M，1)的第一端可以分别耦接到串选本文档来自技高网...

【技术保护点】
1.一种对存储器件进行编程的方法，所述存储器件包括多个存储片、行驱动器和控制器，所述方法包括：/n在编程操作中，所述行驱动器向所述多个存储片中的第一存储片的多个存储单元施加编程脉冲；/n在所述行驱动器向所述多个存储单元施加所述编程脉冲之后，所述控制器验证所述多个存储单元是否已经达到预定程序状态；以及/n如果在所述多个存储单元被验证了预定次数之后，所述多个存储单元中的预设数量的存储单元还未能达到所述预定程序状态，则所述控制器禁用所述第一存储片。/n

【技术特征摘要】
【国外来华专利技术】1.一种对存储器件进行编程的方法，所述存储器件包括多个存储片、行驱动器和控制器，所述方法包括：
在编程操作中，所述行驱动器向所述多个存储片中的第一存储片的多个存储单元施加编程脉冲；
在所述行驱动器向所述多个存储单元施加所述编程脉冲之后，所述控制器验证所述多个存储单元是否已经达到预定程序状态；以及
如果在所述多个存储单元被验证了预定次数之后，所述多个存储单元中的预设数量的存储单元还未能达到所述预定程序状态，则所述控制器禁用所述第一存储片。


2.根据权利要求1所述的方法，还包括：
当所述多个存储单元中的所述预设数量的存储单元还未达到所述预定程序状态时，所述控制器对验证失败计数进行递增。


3.根据权利要求1所述的方法，其中，与所述预定程序状态和另一程序状态的失败验证相关联的预定次数是相同的。


4.根据权利要求1所述的方法，其中，与所述预定程序状态和另一程序状态的失败验证相关联的预定次数是不同的。


5.根据权利要求1所述的方法，其中，所述控制器禁用所述第一存储片包括：
所述控制器阻止存储片选择...

【专利技术属性】
技术研发人员：邓佳梁，王瑜，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：湖北;42