可缩放多密钥总存储器加密引擎制造技术

本申请公开了可缩放多密钥总存储器加密引擎。一种处理器包括：处理器核，用于执行应用；密钥属性表(KAT)寄存器，用于存储与应用相关联的多个密钥标识符(KeyID)，其中KeyID标识加密密钥；选择电路，耦合至KAT寄存器，选择电路用于基于KeyID选择符(KSEL)从KAT寄存器中选择KeyID，其中KSEL与要执行对其的访问的存储器页相关联；高速缓存，耦合至处理器核，高速缓存用于存储存储器页的物理地址、数据和KeyID，其中KeyID是与存储器页相关联的属性；以及存储器控制器，耦合至高速缓存，用于在存储当高速缓存中的存储器页从高速缓存被驱逐到主存储器时基于由KeyID标识的加密密钥来加密存储器页的数据。

【技术实现步骤摘要】
可缩放多密钥总存储器加密引擎
本公开涉及计算机系统；更具体地，涉及对存储在计算机系统的存储器中的数据的保护。
技术介绍
诸如在计算机上运行的硬件系统和软件系统的计算机系统通常具有未被检测到的漏洞，这些漏洞可以被硬件或软件攻击利用。例如，侧信道攻击可以利用计算机硬件系统中的缺陷以窃取有价值的数据。实现侧信道攻击的攻击者可以使用对计算系统的物理访问来获得信息。其他攻击可以包括通过互联网或其他通信网络接收的恶意计算机程序。攻击可以包括木马、病毒、蠕虫、间谍软件以及其他恶意软件。附图说明图1是根据一个实现方式的具有可缩放多密钥总存储器加密引擎的芯片上系统的高级框图。图2是根据一个实现方式的密钥标识符选择电路的框图。图3是根据一个实现方式的具有可缩放多密钥加密引擎的芯片上系统的框图。图4是用于实现可缩放多密钥总存储器加密引擎的说明性方法的流程图。图5A是示出根据一个实现方式的有序流水线以及寄存器重命名级、乱序发布/执行流水线的框图。图5B是示出根据本公开的实现方式的可实现对多密钥密码引擎的硬本文档来自技高网...

【技术保护点】
1.一种处理器，包括：/n处理器核，用于执行应用；/n密钥属性表(KAT)寄存器，用于存储与所述应用相关联的多个密钥标识符(KeyID)，其中所述多个KeyID中的KeyID标识加密密钥；/n选择电路，耦合至所述KAT寄存器，所述选择电路用于基于KeyID选择符(KSEL)从所述KAT寄存器中选择所述KeyID，其中所述KSEL与要执行对其的访问的存储器块相关联；/n高速缓存，耦合至所述处理器核，所述高速缓存用于存储在其上已经执行了访问的所述存储器块的物理地址、数据和所述KeyID，其中所述KeyID是与所述存储器块相关联的属性；以及/n存储器控制器，耦合至所述高速缓存，用于当存储在所述高速缓...

【技术特征摘要】
20181220 US 16/228,2221.一种处理器，包括：
处理器核，用于执行应用；
密钥属性表(KAT)寄存器，用于存储与所述应用相关联的多个密钥标识符(KeyID)，其中所述多个KeyID中的KeyID标识加密密钥；
选择电路，耦合至所述KAT寄存器，所述选择电路用于基于KeyID选择符(KSEL)从所述KAT寄存器中选择所述KeyID，其中所述KSEL与要执行对其的访问的存储器块相关联；
高速缓存，耦合至所述处理器核，所述高速缓存用于存储在其上已经执行了访问的所述存储器块的物理地址、数据和所述KeyID，其中所述KeyID是与所述存储器块相关联的属性；以及
存储器控制器，耦合至所述高速缓存，用于当存储在所述高速缓存中的所述存储器块从所述高速缓存被驱逐到主存储器时基于由所述KeyID标识的所述加密密钥来加密所述存储器块的所述数据。


2.如权利要求1所述的处理器，其特征在于，所述处理器核执行各自与一个或多个KAT寄存器中的一个相关联的一个或多个逻辑处理器，并且其中所述一个或多个逻辑处理器中的逻辑处理器用于当在与所述KAT寄存器相关联的逻辑处理器上激活所述应用后将所述多个KeyID加载到所述KAT寄存器中。


3.如权利要求1所述的处理器，其特征在于，进一步包括：
加密密钥高速缓存，耦合至所述存储器控制器，所述加密密钥高速缓存用于存储与活跃的KeyID相关联的加密密钥，其中所述处理器核用于将与不活跃的KeyID相关联的加密密钥从所述加密密钥高速缓存卸载到主存储器的保留区域，并且其中所述加密密钥在被卸载到所述主存储器的保留区域后由所述存储器控制器加密。


4.如权利要求1所述的处理器，其特征在于，所述高速缓存包括：
数据高速缓存，用于存储所述存储器块的所述数据；以及
KeyID高速缓存，用于存储所述存储器块的所述KeyID。


5.如权利要求1和4中的任一项所述的处理器，其特征在于，进一步包括：
第一存储器设备，可操作地耦合至第一逻辑处理器，其中所述KeyID高速缓存驻留在所述第一存储器设备上；以及
第二存储器设备，可操作地耦合至第二逻辑处理器和所述第一存储器设备，其中第二KeyID高速缓存驻留在所述第二存储器设备上。


6.如权利要求1所述的处理器，其特征在于，所述KSEL嵌入在包括指向所述存储器块的物理地址的指针的线性地址中。


7.如权利要求1所述的处理器，其特征在于，所述KSEL作为与存储器的物理页相关联的属性被存储在页表中，其中所述存储器块驻留在所述存储器的物理页内，并且其中所述存储器的物理页的物理地址根据由所述应用提供的线性地址来确定。


8.如权利要求1所述的处理器，其特征在于，所述存储器控制器包括总存储器加密引擎。


9.一种系统，包括：
主存储器；
处理器，耦合至所述主存储器，其中所述处理器包括：
处理器核，用于执行应用；
密钥属性表(KAT)寄存器，用于存储与所述应用相关联的多个密钥标识符(KeyID)，其中所述多个KeyID中的KeyID标识加密密钥；
选择电路，耦合至所述KAT寄存器，所述选择电路用于基于KeyID选择符(KSEL)从所述KAT寄存器中选择所述KeyID，其中所述KSEL与要执行对其的访问的存储器页相关联；
高速缓存，耦合至所述处理器核，所述高速缓存用于存储在其上已经执行了访问的所述存储器页的物理地址、数据和所述KeyID，其中所述KeyID是与所述存储器页相关联的属性；以及
存储器控制器，所述存储器控制器用于当所述存储器页从所述系统被驱逐到主存储器时使用由所述KeyID标识的所述加密密钥来加密所述存储器页。


10.如权利要求9所述的系统，其特征在于，所述处理器是多核处理器，所述多核处理器进一步包括：
第二处理器核，用于执行第二应用；
第二KAT寄存器，用于存储与所述第二应用相关联的第二多个KeyID，其中所述第二多个KeyID中的...

【专利技术属性】
技术研发人员：V·尚伯格，S·R·范多伦，G·奈格，B·E·亨特利，A·桑托尼，R·玛卡拉姆，R·阿加瓦尔，R·佩雷斯，H·霍斯拉维，M·佩迪雷迪，S·查博拉，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国;US