电子芯片存储器制造技术

本公开涉及电子芯片存储器。一种器件包括至少三个存储器单元。针对每个单元，存在第一掺杂的半导体区域和将该单元耦合至第一区域的开关。第一掺杂的半导体区将第一区域连接在一起。一种存储器可以包括多个器件。例如，单元可以被布置成矩阵，每个器件限定矩阵的一行。

【技术实现步骤摘要】
电子芯片存储器相关申请的交叉引用本申请要求于2018年12月21日提交的法国专利申请No.1873830的优先权，由此该申请通过引用合并于此。本申请涉及于2018年12月21日提交的法国专利申请No.1873848和法国专利申请No.1873833，由此上述申请通过引用合并于此。美国专利申请No.xx/xxx,xxx要求法国专利申请No.1873848的优先权，以及美国专利申请No.xx/xxx,xxx要求法国专利申请No.1873833的优先权。
本公开大体上涉及电子器件，诸如存储器。
技术介绍
存储器通常包括大致被布置成矩阵的存储器单元。在不可逆地可编程的存储器中，每个单元最初只能编程一次。在唯一的编程之后，该不可逆地可编程的单元不再是可编程的，并且作为只读存储器可访问，因此该存储器变为了死存储器。通常采用具有物理上不可克隆功能的生成器对存储器的数据进行加密，目的是保护存储器以免未授权人员对数据进行访问。期望能够改善针对目的为获得存储在存储器(特别是死存储器)中的数据的攻击的保护。专利本文档来自技高网...

【技术保护点】
1.一种器件，包括：/n至少三个存储器单元；/n针对每个单元，第一掺杂的半导体区域和开关，所述开关将所述单元耦合至所述第一掺杂的半导体区域；以及/n多个第一掺杂的半导体区，将所述第一掺杂的半导体区域连接在一起。/n

【技术特征摘要】
20181221 FR 18738301.一种器件，包括：
至少三个存储器单元；
针对每个单元，第一掺杂的半导体区域和开关，所述开关将所述单元耦合至所述第一掺杂的半导体区域；以及
多个第一掺杂的半导体区，将所述第一掺杂的半导体区域连接在一起。


2.根据权利要求1所述的器件，其中所述第一掺杂的半导体区和所述第一掺杂的半导体区域位于相同的半导体层中。


3.根据权利要求1所述的器件，其中所述第一掺杂的半导体区和所述第一掺杂的半导体区域位于覆盖绝缘层的半导体层中。


4.根据权利要求1所述的器件，还包括将所述第一掺杂的半导体区域连接在一起的导电轨道。


5.根据权利要求1所述的器件，其中每个开关包括具有栅极的晶体管，所述晶体管的所述栅极具有共线的伸长的形状，并且彼此分离。


6.根据权利要求1所述的器件，其中每个单元包括一个或多个不可逆地可编程的存储器点，每个不可逆地可编程的存储器点包括第二半导体区和位于所述第二半导体区上的栅极。


7.根据权利要求6所述的器件，包括限定所述存储器点的所述栅极的导电区域。


8.根据权利要求7所述的器件，其中每个开关包括晶体管，所述晶体管具有伸长形状的栅极，所述伸长形状的栅极与其他所述晶体管的所述栅极共线，并且其中所述导电区域和所述晶体管的所述栅极具有相同的伸长方向。


9.一种存储器，包括：
多个存储器单元，被布置成行和列的矩阵，每个行包括至少三个存储器单元；
多个第一掺杂的半导体区域，每个第一掺杂的半导体区域与相应的存储器单元相关联；
多个开关，每个开关将相关联的第一掺杂的半导体区域与相应的所述存储器单元耦合；以及
每个行中的多个第一掺杂的半导体区，所述第一掺杂的半导体区连接该行的所述第一掺杂的半导体区域。


10.根据权利要求9所述的存储器，其中所述第一掺杂的半导体区和所述第一掺杂的半导体区域位于覆盖绝缘层的半导体层中。


11.根据权利要求9所述的存储器，其中两个相邻的行关于轴...

【专利技术属性】
技术研发人员：S·德努尔梅，P·康德利耶，
申请(专利权)人：意法半导体有限公司，
类型：发明
国别省市：法国;FR