基于FPGA的H.264编码装置制造方法及图纸

本实用新型专利技术提出了一种基于FPGA的H.264编码装置，包包括供电模块、金手指连接器、FPGA最小运行单元，千兆以太网物理层收发器、SDI视频输入模块、HDMI视频输入模块；金手指连接器作为编码装置的外接接口，供电模块为各组成模块提供工作电源。FPGA最小运行单元包括作为视频编码处理器的Xilinx Artix‑7系列FPGA芯片、电源模块、DDR3 SDRAM和QSPI Flash；FPGA芯片连接有QSPI Flash，FPGA芯片连接有DDR3 SDRAM；千兆以太网物理层收发器、SDI视频输入模块、HDMI视频输入模块均与FPGA芯片连接。本实用在器件选型充分考虑了尺寸和功耗，在满足H.264编码的硬件需求的前提下，选择较小封装和较低功耗的器件，整体尺寸、功耗远远低于现有的基于FPGA的同类编码装置。

H.264 encoder based on FPGA

【技术实现步骤摘要】
基于FPGA的H.264编码装置
本技术涉及编码装置设计
，尤其是涉及一种基于FPGA的H.264编码装置。
技术介绍
随着视频技术不断发展，用户对视频压缩编码、低延迟编解码和传输的要求越来越高，尤其是需要实时操控的视频传输系统，对整体延迟的需求一般低于100ms。而目前普遍使用的是基于ARM核心的编解码处理器，延迟一般为100～300ms，不满足低延迟的要求。此外，对于航拍无人机、FPV无人机这种重量小、体积小的设备，其搭载的视频编码装置、实时图传装置都需要具有较小的尺寸。由于FPGA本身具有强大的并行处理能力和高度可定制能力，基于FPGA的视频编解码器相对于基于ARM核心的编解码处理器编解码延迟大幅降低，一般能做到整体延迟不超过80ms。但目前大多数基于FPGA的编码装置尺寸较大，功耗较高，难以满足小型无人机的需求，因此设计一款超小尺寸的基于FPGA的H.264编码装置是非常有必要的。
技术实现思路
针对现有技术中视频编码装置延迟较大的缺点，本技术提出了一种基于FPGA的H.264编码装置，该装置在超小型尺寸和较低功耗的模块上实现H.264超低延迟编码，便于用户集到设备当中。为实现上述技术目的，本技术采用的具体技术方案如下：本技术提供一种基于FPGA的H.264编码装置，包括供电模块、金手指连接器、FPGA最小运行单元，千兆以太网物理层收发器、SDI视频输入模块、HDMI视频输入模块；金手指连接器作为编码装置的外接接口，供电模块为各组成模块提供工作电源。>FPGA最小运行单元包括作为视频编码处理器的FPGA芯片、电源模块、DDR3SDRAM和QSPIFlash；FPGA芯片连接有QSPIFlash作为启动配置存储器，FPGA芯片连接有DDR3SDRAM作为编码算法的高速缓存。千兆以太网物理层收发器、SDI视频输入模块、HDMI视频输入模块均与FPGA芯片连接。本技术其选用XilinxArtix-7系列FPGA芯片作为视频编码处理器。优选地，可以选用XilinxArtix-7系列XC7A50T-3CSG325E芯片作为视频编码处理器，其共有50K逻辑单元(LC)，在逻辑资源足够的情况下具有较小的尺寸(15mm*15mm)。本技术FPGA最小运行单元功耗为2W左右。而常规使用XilinxKintex-7系列FPGA或XilinxZynq7000系列SoC作为视频编码处理器的现有方案，最小运行单元功耗通常为4W左右。优选地，供电模块使用了4片TI微型高效降压转换器TPS82085，将输入电压分别转换为1.0V、1.5V、1.8V、3.3V，用于为H.264编码装置中各组成模块供电。这样，保证了每路3A最大供电电流的情况下将供电模块的各路电源转换电路面积缩减到6mm*5mm。优选地，本技术HDMI视频信号经金手指连接器输入到HDMI视频输入模块，HDMI视频输入模块包括三片TXS0101双向电平转换器，分别实现HDMI视频信号中的SDA信号、SCL信号、HPD信号从5V电平到3.3V电平的转换。优选地，本技术SDI视频信号经金手指连接器输入到SDI视频输入模块，SDI视频输入模块包括SDI视频均衡芯片，SDI视频均衡芯片选用TI的LMH0344芯片。使用LMH0344芯片实现将从源端经过线缆传输到芯片输入端口的SDI视频进行均衡。优选地，本技术千兆以太网物理层收发器选用Realtek的RTL8211FI芯片。本技术的有益效果如下：本技术采用NGFF2242超小型金手指模块规范，器件选型充分考虑了尺寸和功耗，在满足H.264编码的硬件需求的前提下，选择较小封装和较低功耗的器件。本技术选用XilinxArtix-7系列FPGA芯片作为视频编码处理器，整体延迟低于40ms，远远低于基于编解码处理器的编解码方案。本技术的整体尺寸仅为22mm*42mm，整体功耗仅为2.8W，远远低于现有的基于FPGA的同类编码装置。附图说明图1为本技术一具体实施例的结构示意图。图2为本技术一具体实施例其HDMI视频输入模块的电路图。图3为本技术一具体实施例其SDI视频输入模块的电路图。图4是本技术一具体实施例其千兆以太网物理层收发器的电路图；具体实施方式为了使本技术的技术方案及优点更加清楚明白，以下结合附图及实施例，对本技术进行进一步详细说明。应当理解，此处所描述的具体实施例仅用于解释本技术，并不用于限定本技术。参照图1，本实施例提供基于FPGA的H.264编码装置，包括供电模块、金手指连接器、FPGA最小运行单元，千兆以太网物理层收发器、SDI视频输入模块、HDMI视频输入模块；金手指连接器作为编码装置的外接接口，供电模块为各组成模块提供工作电源。FPGA最小运行单元包括作为视频编码处理器的FPGA芯片、电源模块、DDR3SDRAM和QSPIFlash；FPGA芯片连接有QSPIFlash作为启动配置存储器，FPGA芯片连接有DDR3SDRAM作为编码算法的高速缓存。千兆以太网物理层收发器、SDI视频输入模块、HDMI视频输入模块均与FPGA芯片连接。FPGA芯片选用XilinxArtix-7系列XC7A50T-3CSG325E，共有50K逻辑单元(LC)，在逻辑资源足够的情况下具有较小的尺寸(15mm*15mm)。FPGA芯片连接有128Mbit容量的QSPIFlash作为启动配置存储器，FPGA芯片连接有2Gbit容量、16bit位宽的DDR3SDRAM作为编码算法的高速缓存。图2为本技术一具体实施例其HDMI视频输入模块的电路图。参照附图2，使用三片TXS0101双向电平转换器分别实现对HDMI视频信号中的SDA信号、SCL信号、HPD信号从5V电平到3.3V电平的转换。图3为本技术一具体实施例其SDI视频输入模块的电路图。SDI视频信号经金手指连接器输入到SDI视频输入模块，SDI视频输入模块包括SDI视频均衡芯片，SDI视频均衡芯片选用TI的LMH0344芯片，使用LMH0344芯片实现将从源端经过线缆传输到芯片输入端口的SDI视频进行均衡。TI的LMH0344均衡器可在125Mbps至2.97Gbps的宽范围数据速率下运行，支持3G、HD、SD三种SDI速率标准。图4是本技术一具体实施例其千兆以太网物理层收发器的电路图；千兆以太网物理层收发器用Realtek的RTL8211FI芯片，RTL8211FI芯片的引脚以及其外围电路见图4。Realtek的RTL8211FI芯片其具有较高的集成度，符合10Base-T、100Base-TX、1000Base-TIEEE802.3标准，核心电压为1.0V，可与FPGA共用核心供电，RGMII接口电压可配置为3.3/2.5/1.8/1.5V，封装为40-pinQFN(5mm*5mm)。本实用新本文档来自技高网...

【技术保护点】
1.一种基于FPGA的H.264编码装置，其特征在于：包括供电模块、金手指连接器、FPGA最小运行单元，千兆以太网物理层收发器、SDI视频输入模块、HDMI视频输入模块；金手指连接器作为编码装置的外接接口，供电模块为各组成模块提供工作电源；/nFPGA最小运行单元包括作为视频编码处理器的Xilinx Artix-7系列FPGA芯片、电源模块、DDR3 SDRAM和QSPI Flash；FPGA芯片连接有QSPI Flash，FPGA芯片连接有DDR3 SDRAM；/n千兆以太网物理层收发器、SDI视频输入模块、HDMI视频输入模块均与FPGA芯片连接。/n

【技术特征摘要】
1.一种基于FPGA的H.264编码装置，其特征在于：包括供电模块、金手指连接器、FPGA最小运行单元，千兆以太网物理层收发器、SDI视频输入模块、HDMI视频输入模块；金手指连接器作为编码装置的外接接口，供电模块为各组成模块提供工作电源；
FPGA最小运行单元包括作为视频编码处理器的XilinxArtix-7系列FPGA芯片、电源模块、DDR3SDRAM和QSPIFlash；FPGA芯片连接有QSPIFlash，FPGA芯片连接有DDR3SDRAM；
千兆以太网物理层收发器、SDI视频输入模块、HDMI视频输入模块均与FPGA芯片连接。


2.根据权利要求1所述的基于FPGA的H.264编码装置，其特征在于：HDMI视频信号经金手指连接器输入到HDMI视频输入模块，HDMI视频输入模块包括三片TXS0101双向电平转换器，分别实现HDMI视频信号中的SDA信号、SCL信号、HPD信号从5V电平到3.3V电平的...

【专利技术属性】
技术研发人员：焦斌，
申请(专利权)人：湖南君瀚信息技术有限公司，
类型：新型
国别省市：湖南;43