一种嵌入式网关用控制电路制造技术

本实用新型专利技术涉及一种嵌入式网关用控制电路，属于无线物联网领域；一种嵌入式网关用控制电路包括微控制处理模块、监测储存模块、I/O接口模块和通用设备接口模块；本实用新型专利技术采用嵌入式系统，利用微控制处理模块中的单片机和CAN总线收发器可以对电路起到快速稳定的接收与输出且有低电流待机模式和过热保护，保证电路可以适应工作环境恶劣的场合；同时监测储存模块中有主存储器、辅存储器和Cache储存器，可以根据数据的不同类型与重要程度进行分储，从而让系统的定期监测与人员维护减少工作时间。

A control circuit for embedded gateway

【技术实现步骤摘要】
一种嵌入式网关用控制电路
本技术涉及一种嵌入式网关用控制电路，属于无线物联网领域。
技术介绍
物联网技术是利用互联网技术在其基础上的延伸与扩展更大更宽的网络，将传感设备与互联网技术结合，实现信息与设备间的控制与传输。网关作为实现网络之间信息传输的设备，不仅解决了网络之间信号处理与传输，并且网关中的控制电路可以进行数据的储存和设备之间的控制。但是现在网关电路中有以下两种不足：1.无法进行数据的分类储存，给系统的检测与维护增加时间；2.网关的工作场合有限，且恶劣环境下，工作效率与准确性和稳定性下降。
技术实现思路
技术目的：提供一种嵌入式网关用控制电路，解决上述中提到的问题。技术方案：一种嵌入式网关用控制电路，包括：微控制处理模块、监测储存模块、I/O接口模块和通用设备接口模块；其中，所述微控制处理模块将电压信号利用单片机进行处理，同时与所述微控制处理模块连接的所述监测储存模块进行数据储蓄，其次将信号传输至与所述微控制处理模块连接的所述I/O接口模块；所述通用设备接口模块与所述I/O接口模块连接。在进一步的实施例中，所述监测储存模块包括主存储器U8、辅助存储器U2、Cache存储器U5、实时芯片U7、放大器U11、连接块J2、光电耦合器U9、可控硅U10、电阻R7、电阻R8、电阻R9、电阻R11、电阻R12、电阻R13、电阻R14、电阻R17、电阻R18、电阻R19、电阻R20、电阻R21、电阻R22、电阻R23、电解电容C9、电容C10、电解电容C11、电容C12、电容C13、电容C14、电容C15、电容C16、电容C19、电容C20、电容C21、二极管D2、二极管D3、二极管D4、二极管D5、二极管D6、二极管D7、二极管D8、二极管D9、二极管D10、三极管Q1、三极管Q4、三极管Q5、三极管Q7、三极管Q8、三极管Q9、三极管Q10、三极管Q11、三极管Q12、三极管Q13、三极管Q14；其中所述实时芯片U7的4号管脚、5号管脚同时与所述电容C10的一端连接；所述电容C10的另一端同时与所述电阻R7的另一端、所述三极管Q4的集电极和所述二极管D2的正极连接；所述实时芯片U7的2号管脚、6号管脚与所述电阻R7的一端连接，所述实时芯片U7的3号管脚与所述三极管Q1的集电极连接；所述三极管Q1的基极与所述三极管Q4的发射极连接，所述三极管Q1的基极与所述电解电容C12的负极连接；所述三极管Q4的基极同时与所述二极管D2的负极和所述二极管D3的正极连接；所述电解电容C12的正极与二极管D3的负极连接；所述实时芯片U7的12号管脚与所述二极管D4的正极连接，所述实时芯片U7的10号管脚、9号管脚与所述电阻R11的一端连接，所述实时芯片U7的14号管脚、1号管脚与所述三极管Q5的基极连接，所述实时芯片U7的8号管脚与所述电阻R8的一端连接；所述三极管Q7的集电极同时与所述二极管D4的负极和所述二极管D5的正极连接，所述三极管Q7的发射极同时与所述电容C11的一端和所述可控硅U10的侧端连接；所述三极管Q7的基极同时与所述电阻R11的另一端和所述三极管Q5的集电极连接；所述二极管D5的负极与所述可控硅U10的一端连接；所述可控硅U10的另一端同时与所述电容C11的另一端和所述电阻R9的一端连接且接地；所述电阻R9的另一端与所述三极管Q5的发射极连接；所述电阻R8的另一端接地；所述Cache存储器U5的14号管脚与所述电解电容C9的负极连接；所述电解电容C9的正极输入5V电压；所述Cache存储器U5的16号管脚与所述电阻R13连接，所述Cache存储器U5的15号管脚与所述电阻R14连接，所述Cache存储器U5的13号管脚同时与所述电容C15的一端和所述三极管Q10的集电极连接，所述Cache存储器U5的11号管脚与所述二极管D8的负极连接，所述Cache存储器U5的12号管脚接地；所述三极管Q10的基极同时与所述电容C15的另一端和所述电容C16的另一端连接，所述三极管Q10的发射极同时与所述电容C16的一端和所述二极管D8的正极连接；所述Cache存储器U5的3号管脚与所述电阻R12的一端连接，所述Cache存储器U5的4号管脚、5号管脚与所述电容C14的一端连接，所述Cache存储器U5的8号管脚、10管脚与所述电容C13的一端连接，所述Cache存储器U5的9号管脚与所述二极管D6的正极连接；所述放大器U11的11号管脚同时与所述电阻R12的另一端、所述二极管D7的正极连接，所述放大器U11的3号管脚与所述电容C14的另一端连接，所述放大器U11的2号管脚与所述电容C13的另一端连接，所述放大器U11的4号管脚与所述三极管Q8的基极连接，所述放大器U11的1号管脚同时与所述三极管Q8的集电极、所述三极管Q9的基极和所述连接块J2的3号管脚连接；所述三极管Q9的集电极同时与所述二极管D7的负极和所述连接块J2的1号管脚连接，所述三极管Q9的发射极与所述连接块J2的2号管脚连接；所述三极管Q8的发射极同时与所述二极管D6的负极和所述连接块J2的4号管脚连接；所述主存储器U8的4号管脚接地，所述主存储器U8的12号管脚与所述电容C19连接且输入5V电压，所述主存储器U8的13号管脚、16号管脚与所述光电耦合器U9的6号管脚连接，所述主存储器U8的1号管脚、15号管脚与所述光电耦合器U9的4号管脚连接，所述主存储器U8的5号管脚、9号管脚与所述三极管Q12的集电极连接且输入3.3V连接，所述主存储器U8的11号管脚、10号管脚同时与所述电容C20的另一端、所述三极管Q11的基极和所述二极管D9的正极连接，所述主存储器U8的6号管脚、8号管脚同时与二极管D9的负极和所述三极管Q11的发射极连接且接地；所述三极管Q12的基极与所述电容C20的一端连接，所述三极管Q12的发射极与所述电阻R19的一端连接，所述三极管Q11的集电极与所述电阻R19的另一端连接；所述辅助存储器U2的1号管脚、2号管脚同时与所述电容C21的一端和所述三极管Q14的集电极连接，所述辅助存储器U2的3号管脚、4号管脚与所述二极管D10的负极连接且输出3.3V电压，所述辅助存储器U2的8号管脚与所述二极管D11的正极连接且输入5V电压，所述辅助存储器U2的7号管脚与所述电阻R23的一端连接，所述辅助存储器U2的6号管脚与所述电阻R22的一端连接，所述辅助存储器U2的5号管脚接地；所述二极管D11的负极同时与所述电阻R23的另一端和所述电阻R22的另一端连接；所述三极管Q14的发射极同时与所述二极管D10的正极和所述三极管Q13的发射极连接，所述三极管Q14的基极与所述三极管Q13的集电极连接；所述三极管Q13的基极与所述电阻R20的另一端连接，所述电容C21的另一端同时与所述电阻R20的一端和所述电阻R21的一端连接；所述电阻R21的另一端与所述三极管Q13的发射极连接。在进一步的实施例中，所述微控制处理模块包括微控制芯片U4、收发器U6、电感L4、电容C2、电容C3、电容C4、电容C5、电容C6、电容C7、电容C8、电本文档来自技高网...

【技术保护点】
1.一种嵌入式网关用控制电路，其特征在于，包括微控制处理模块、监测储存模块、I/O接口模块和通用设备接口模块；其中所述微控制处理模块将电压信号利用单片机进行处理，同时与所述微控制处理模块连接的所述监测储存模块进行数据储蓄，其次将信号传输至与所述微控制处理模块连接的所述I/O接口模块；所述通用设备接口模块与所述I/O接口模块连接；所述监测储存模块包括主存储器U8、辅助存储器U2、Cache存储器U5、实时芯片U7、放大器U11、连接块J2、光电耦合器U9、可控硅U10、电阻R7、电阻R8、电阻R9、电阻R11、电阻R12、电阻R13、电阻R14、电阻R17、电阻R18、电阻R19、电阻R20、电阻R21、电阻R22、电阻R23、电解电容C9、电容C10、电解电容C11、电容C12、电容C13、电容C14、电容C15、电容C16、电容C19、电容C20、电容C21、二极管D2、二极管D3、二极管D4、二极管D5、二极管D6、二极管D7、二极管D8、二极管D9、二极管D10、三极管Q1、三极管Q4、三极管Q5、三极管Q7、三极管Q8、三极管Q9、三极管Q10、三极管Q11、三极管Q12、三极管Q13、三极管Q14；其中所述实时芯片U7的4号管脚、5号管脚同时与所述电容C10的一端连接；所述电容C10的另一端同时与所述电阻R7的另一端、所述三极管Q4的集电极和所述二极管D2的正极连接；所述实时芯片U7的2号管脚、6号管脚与所述电阻R7的一端连接，所述实时芯片U7的3号管脚与所述三极管Q1的集电极连接；所述三极管Q1的基极与所述三极管Q4的发射极连接，所述三极管Q1的基极与所述电解电容C12的负极连接；所述三极管Q4的基极同时与所述二极管D2的负极和所述二极管D3的正极连接；所述电解电容C12的正极与二极管D3的负极连接；所述实时芯片U7的12号管脚与所述二极管D4的正极连接，所述实时芯片U7的10号管脚、9号管脚与所述电阻R11的一端连接，所述实时芯片U7的14号管脚、1号管脚与所述三极管Q5的基极连接，所述实时芯片U7的8号管脚与所述电阻R8的一端连接；所述三极管Q7的集电极同时与所述二极管D4的负极和所述二极管D5的正极连接，所述三极管Q7的发射极同时与所述电容C11的一端和所述可控硅U10的侧端连接；所述三极管Q7的基极同时与所述电阻R11的另一端和所述三极管Q5的集电极连接；所述二极管D5的负极与所述可控硅U10的一端连接；所述可控硅U10的另一端同时与所述电容C11的另一端和所述电阻R9的一端连接且接地；所述电阻R9的另一端与所述三极管Q5的发射极连接；所述电阻R8的另一端接地；所述Cache存储器U5的14号管脚与所述电解电容C9的负极连接；所述电解电容C9的正极输入5V电压；所述Cache存储器U5的16号管脚与所述电阻R13连接，所述Cache存储器U5的15号管脚与所述电阻R14连接，所述Cache存储器U5的13号管脚同时与所述电容C15的一端和所述三极管Q10的集电极连接，所述Cache存储器U5的11号管脚与所述二极管D8的负极连接，所述Cache存储器U5的12号管脚接地；所述三极管Q10的基极同时与所述电容C15的另一端和所述电容C16的另一端连接，所述三极管Q10的发射极同时与所述电容C16的一端和所述二极管D8的正极连接；所述Cache存储器U5的3号管脚与所述电阻R12的一端连接，所述Cache存储器U5的4号管脚、5号管脚与所述电容C14的一端连接，所述Cache存储器U5的8号管脚、10管脚与所述电容C13的一端连接，所述Cache存储器U5的9号管脚与所述二极管D6的正极连接；所述放大器U11的11号管脚同时与所述电阻R12的另一端、所述二极管D7的正极连接，所述放大器U11的3号管脚与所述电容C14的另一端连接，所述放大器U11的2号管脚与所述电容C13的另一端连接，所述放大器U11的4号管脚与所述三极管Q8的基极连接，所述放大器U11的1号管脚同时与所述三极管Q8的集电极、所述三极管Q9的基极和所述连接块J2的3号管脚连接；所述三极管Q9的集电极同时与所述二极管D7的负极和所述连接块J2的1号管脚连接，所述三极管Q9的发射极与所述连接块J2的2号管脚连接；所述三极管Q8的发射极同时与所述二极管D6的负极和所述连接块J2的4号管脚连接；所述主存储器U8的4号管脚接地，所述主存储器U8的12号管脚与所述电容C19连接且输入5V电压，所述主存储器U8的13号管脚、16号管脚与所述光电耦合器U9的6号管脚连接，所述主存储器U8的1号管脚、15号管脚与所述光电耦合器U9的4号管脚连接，所述主存储器U8的5号管脚、9号管脚与所述三极管Q12的集电极连接且输入3.3V连接，所述主存储器U8的11号管脚、1...

【技术特征摘要】
1.一种嵌入式网关用控制电路，其特征在于，包括微控制处理模块、监测储存模块、I/O接口模块和通用设备接口模块；其中所述微控制处理模块将电压信号利用单片机进行处理，同时与所述微控制处理模块连接的所述监测储存模块进行数据储蓄，其次将信号传输至与所述微控制处理模块连接的所述I/O接口模块；所述通用设备接口模块与所述I/O接口模块连接；所述监测储存模块包括主存储器U8、辅助存储器U2、Cache存储器U5、实时芯片U7、放大器U11、连接块J2、光电耦合器U9、可控硅U10、电阻R7、电阻R8、电阻R9、电阻R11、电阻R12、电阻R13、电阻R14、电阻R17、电阻R18、电阻R19、电阻R20、电阻R21、电阻R22、电阻R23、电解电容C9、电容C10、电解电容C11、电容C12、电容C13、电容C14、电容C15、电容C16、电容C19、电容C20、电容C21、二极管D2、二极管D3、二极管D4、二极管D5、二极管D6、二极管D7、二极管D8、二极管D9、二极管D10、三极管Q1、三极管Q4、三极管Q5、三极管Q7、三极管Q8、三极管Q9、三极管Q10、三极管Q11、三极管Q12、三极管Q13、三极管Q14；其中所述实时芯片U7的4号管脚、5号管脚同时与所述电容C10的一端连接；所述电容C10的另一端同时与所述电阻R7的另一端、所述三极管Q4的集电极和所述二极管D2的正极连接；所述实时芯片U7的2号管脚、6号管脚与所述电阻R7的一端连接，所述实时芯片U7的3号管脚与所述三极管Q1的集电极连接；所述三极管Q1的基极与所述三极管Q4的发射极连接，所述三极管Q1的基极与所述电解电容C12的负极连接；所述三极管Q4的基极同时与所述二极管D2的负极和所述二极管D3的正极连接；所述电解电容C12的正极与二极管D3的负极连接；所述实时芯片U7的12号管脚与所述二极管D4的正极连接，所述实时芯片U7的10号管脚、9号管脚与所述电阻R11的一端连接，所述实时芯片U7的14号管脚、1号管脚与所述三极管Q5的基极连接，所述实时芯片U7的8号管脚与所述电阻R8的一端连接；所述三极管Q7的集电极同时与所述二极管D4的负极和所述二极管D5的正极连接，所述三极管Q7的发射极同时与所述电容C11的一端和所述可控硅U10的侧端连接；所述三极管Q7的基极同时与所述电阻R11的另一端和所述三极管Q5的集电极连接；所述二极管D5的负极与所述可控硅U10的一端连接；所述可控硅U10的另一端同时与所述电容C11的另一端和所述电阻R9的一端连接且接地；所述电阻R9的另一端与所述三极管Q5的发射极连接；所述电阻R8的另一端接地；所述Cache存储器U5的14号管脚与所述电解电容C9的负极连接；所述电解电容C9的正极输入5V电压；所述Cache存储器U5的16号管脚与所述电阻R13连接，所述Cache存储器U5的15号管脚与所述电阻R14连接，所述Cache存储器U5的13号管脚同时与所述电容C15的一端和所述三极管Q10的集电极连接，所述Cache存储器U5的11号管脚与所述二极管D8的负极连接，所述Cache存储器U5的12号管脚接地；所述三极管Q10的基极同时与所述电容C15的另一端和所述电容C16的另一端连接，所述三极管Q10的发射极同时与所述电容C16的一端和所述二极管D8的正极连接；所述Cache存储器U5的3号管脚与所述电阻R12的一端连接，所述Cache存储器U5的4号管脚、5号管脚与所述电容C14的一端连接，所述Cache存储器U5的8号管脚、10管脚与所述电容C13的一端连接，所述Cache存储器U5的9号管脚与所述二极管D6的正极连接；所述放大器U11的11号管脚同时与所述电阻R12的另一端、所述二极管D7的正极连接，所述放大器U11的3号管脚与所述电容C14的另一端连接，所述放大器U11的2号管脚与所述电容C13的另一端连接，所述放大器U11的4号管脚与所述三极管Q8的基极连接，所述放大器U11的1号管脚同时与所述三极管Q8的集电极、所述三极管Q9的基极和所述连接块J2的3号管脚连接；所述三极管Q9的集电极同时与所述二极管D7的负极和所述连接块J2的1号管脚连接，所述三极管Q9的发射极与所述连接块J2的2号管脚连接；所述三极管Q8的发射极同时与所述二极管D6的负极和所述连接块J2的4号管脚连接；所述主存储器U8的4号管脚接地，所述主存储器U8的12号管脚与所述电容C19连接且输入5V电压，所述主存储器U8的13号管脚、16号管脚与所述光电耦合器U9的6号管脚连接，所述主存储器U8的1号管脚、15号管脚与所述光电耦合器U9的4号管脚连接，所述主存储器U8的5号管脚、9号管脚与所述三极管Q12的集电极连接且...

【专利技术属性】
技术研发人员：陈高峰，
申请(专利权)人：南京从容信息科技有限公司，
类型：新型
国别省市：江苏;32