一种CMOS感存算一体电路结构制造技术

本发明专利技术公开了一种CMOS感存算一体电路结构。该电路结构包括：CMOS有源相素单元模块、阈值判定电路模块、存算一体电路模块。所述CMOS有源像素单元模块用于将光信号与电信号进行转换；所述阈值判定电路模块用于对像素单元产生的电信号与阈值进行比较判定；所述存算一体电路模块包括：用于存储阈值比较电路输出结果的SRAM存储模块、用于读取SRAM单元存储数据的模块；用于对存储数据进行计算的模块。相比于现有的存算一体化芯片，本发明专利技术再将图像传感技术与存算一体芯片融为一体，能极大地提高对于传感数据的运算速度，且集成度高、结构简单、功耗低。

A CMOS integrated circuit structure

【技术实现步骤摘要】
一种CMOS感存算一体电路结构
本专利技术属于图像传感技术与微电子
，具体涉及一种CMOS感存算一体电路结构。
技术介绍
当前，AI(ArtificialIntelligence人工智能)在产学研各界的共同推动下，已经走出实验室，进入大众生活。但另一方面，人工智能的普及也为芯片性能带来了挑战。从2012年开始，AI训练所用的计算量呈现指数增长，平均每3.43个月便会翻倍，这意味着从2012年到现在，计算量扩大了300,000倍，这已经触碰了传统冯诺依曼架构的天花板。所谓“冯诺依曼瓶颈”，是冯诺依曼架构本身带来的一些限制。冯诺依曼架构最明显特征是将CPU与存储器分开，计算单元是从内存中读取数据，然后再将结果返回到内存。但这种架构在当初构建的时候，是假设CPU和内存速度接近，但后续的发展是CPU的性能提升速度远远超过了内存的性能提升，这就给两者之间制造了一道“内存墙”。发展到近代，类似脑神经结构的计算存储一体化架构逐渐发展起来，作为一种类似于人脑的模型，它将数据存储单元和计算单元融合为一体，不但减少了数据的搬运，还极大地提高了计算并行度和能效。可以肯定的是，在技术逐渐成熟以及应用需求的同时驱动下，计算存储一体化的芯片及其具体的应用会加速落地。目前，已有的存算一体化芯片都需要单独外接输入信号，这意味着每一个存算单元都需要引入一个Pad，导致芯片的集成度大幅降低。而如果采用传感电路来作为存算一体化电路的输入信号就可以很好地避免这一问题。在如今各类传感电路中，CMOS图像传感器的应用广、技术成熟、市场需求大，作为存算一体电路的输入信号，能够很好地与存算一体电路的功能融合，从而减少外部Pad的数量，具有运算速度快、集成度高、延迟低、功耗小的优势。目前已有的存算一体化芯片都需要单独外接输入信号，这意味着每一个存算单元都需要引入一个外接Pad。由于Pad在芯片中所占用的面积成本很高，因此会导致芯片的集成度大幅降低。
技术实现思路
为了解决现有技术的问题，本专利技术提供了一种CMOS感存算一体电路结构。本专利技术采用的技术方案是：一种CMOS感存算一体电路结构，其特征在于，包括CMOS有源相素单元模块、阈值判定电路模块、存算一体电路模块；所述CMOS有源相素单元模块用于感应输入光信号并将其转换为感应电压信号；所述阈值判定电路模块，耦接到所述CMOS有源相素单元模块的输出端，用于将感应电压信号与设定的阈值电压进行比较，判定像素单元是否感应到足够的光照强度，若是，则将感应电压信号输入到存算一体电路模块，否则不做处理；所述存算一体电路模块，耦接到所述阈值判定电路的输出端，用于对输入的感应电压信号进行存储以及线性运算。所述CMOS有源相素单元模块包括一个光电转换电路和一个负反馈放大器电路；光电转换电路由反偏的光电二极管组成，用于感应外界光照强度，将光强转换为感应电流信号，负反馈放大器由三个工作在亚阈区的晶体管组成，用于将感应电流信号转换为感应电压信号。所述阈值判定电路模块由级联的两个反相器组成。所述的存算一体电路模块，由SRAM存储模块、读取SRAM存储数据的电路模块、线性运算电路模块构建而成。所述SRAM存储模块由4个晶体管组成，能存储一位数据，并具有两个互为反相的输入信号BL和BLB。所述读取SRAM存储数据的电路模块，由2个晶体管串联组成，用于以电流的形式采集所述SRAM存储模块中的数据，并且数据读取过程不会破坏SRAM存储模块中存储的数据。所述线性运算电路模块分为电流转电压电路和反相放大电路，由两个运算放大器和相应的电阻组成，具体为：电流转电压电路由第一级运算放大器和反馈电阻、匹配电阻组成，第一级运算放大器的输入端与工作在线性区的晶体管的源极耦接，能够将读取电流信号转换为电压信号；反相放大电路由第二级运算放大器和输入电阻、反馈电阻和匹配电阻组成，第二级运算放大器输入端与所述第一级运算放大器的输出端耦接，调节输入电阻和反馈电阻的比值，实现对存储数据的线性运算。本专利技术的有益效果在于：对比已有的需要单独外接输入信号的存算一体化电路，利用图像传感电路作为输入信号的存算一体化电路，可以避免因为外接输入信号而引入的Pad，从而大大降低Pad的数量，减小芯片面积，也能够很好地与存算一体电路的功能相适应，从而提高对于传感数据的计算速度，节约运算数据的存储空间，且集成度高、结构简单、功耗低。附图说明图1是本专利技术的CMOS感存算一体电路结构示意图；图2是本专利技术的CMOS感存算一体电路结构整体电路图；图3是CMOS有源相素电路模块示意图；图4是像素单元中光强与电流变化关系的示意图；图5是阈值判定电路模块示意图；图6是阈值判定电路的功能仿真结果示意图；图7是4管SRAM模块示意图；图8是4管SRAM模块示意图以及数据读取电路模块示意图；图9是电流转电压电路模块示意图；图10是反相放大电路模块示意图；图11是SRAM存内计算模块示意图；图12是图7中无数据存入时关键信号的仿真结果示意图；图13是图7中有数据存入时关键信号的仿真结果示意图；图14是一种CMOS感存算一体电路结构的工作流程图；图15是图14中电路模块完整功能仿真结果示意图。具体实施方式对现有的CMOS有源相素电路研究时，发现CMOS有源相素都是以大规模像素阵列的形式存在的，即像素阵列、存储单元、运算单元都是独立的电路模块。这种冯诺依曼结构必然导致不同电路模块之间需要单独的数据总线、地址总线和控制总线，以及相应的译码电路、控制电路，这种工作方式运算速度低，产生的功耗也较大。通过采用将图像传感技术、数据存储技术、数据计算技术融于一体的思想，将CMOS有源相素电路与存算一体化芯片相结合，可以在一个像素单元内实现对数据的传感、存储和线性运算，从而得到一比特的模拟运算结果，实现节省存储面积、降低计算功耗和提升计算速度的目的。由这种融合图像传感技术、数据存储技术、数据计算技术于一体的CMOS图像传感器像素电路结构组成的大规模像素阵列，不仅能够进行多数据的传感和存储，还能够实现更复杂的并行运算处理。本专利技术在现有技术的基础上提出了一种CMOS感存算一体电路结构，利用该电路结构可以在一个电路单元内同时实现传感、存储、计算的功能。为使本专利技术的目的、技术方案和优点更加清楚，下面将结合附图通过具体实施例对本专利技术进一步地详细说明，应当理解，此处所描述的具体实施例仅用以解释本专利技术，并不用于限定本专利技术。如图1所示，一种CMOS感存算一体电路结构由传感电路模块2和存算一体电路模块7组成；其中，传感电路模块2包括有源相素单元模块3和阈值判定电路模块4，而存算一体电路模块7包括SRAM存储电路模块8，数据读取电路模块10和线性运算电路模块12。电路的工作原理如下：一定强度的光照1被有源相素单元模块3所感应到，产生感应电流16和对本文档来自技高网...

【技术保护点】
1.一种CMOS感存算一体电路结构，其特征在于，包括CMOS有源相素单元模块、阈值判定电路模块、存算一体电路模块；/n所述CMOS有源相素单元模块用于感应输入光信号并将其转换为感应电压信号；/n所述阈值判定电路模块，耦接到所述CMOS有源相素单元模块的输出端，用于将感应电压信号与设定的阈值电压进行比较，判定像素单元是否感应到足够的光照强度，若是，则将感应电压信号输入到存算一体电路模块，否则不做处理；/n所述存算一体电路模块，耦接到所述阈值判定电路的输出端，用于对输入的感应电压信号进行存储以及线性运算。/n

【技术特征摘要】
1.一种CMOS感存算一体电路结构，其特征在于，包括CMOS有源相素单元模块、阈值判定电路模块、存算一体电路模块；
所述CMOS有源相素单元模块用于感应输入光信号并将其转换为感应电压信号；
所述阈值判定电路模块，耦接到所述CMOS有源相素单元模块的输出端，用于将感应电压信号与设定的阈值电压进行比较，判定像素单元是否感应到足够的光照强度，若是，则将感应电压信号输入到存算一体电路模块，否则不做处理；
所述存算一体电路模块，耦接到所述阈值判定电路的输出端，用于对输入的感应电压信号进行存储以及线性运算。


2.根据权利要求1所述的一种CMOS感存算一体电路结构，其特征在于，所述CMOS有源相素单元模块包括一个光电转换电路和一个负反馈放大器电路；光电转换电路由反偏的光电二极管组成，用于感应外界光照强度，将光强转换为感应电流信号，负反馈放大器由三个工作在亚阈区的晶体管组成，用于将感应电流信号转换为感应电压信号。


3.根据权利要求2所述的一种CMOS感存算一体电路结构，其特征在于，所述阈值判定电路模块由级联的两个反相器组成。


4.根据权利要求3所述的一种CMOS感存算一体电路结构，其特征在于，...

【专利技术属性】
技术研发人员：胡绍刚，周桐，邓阳杰，于奇，刘洋，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：四川;51