【技术实现步骤摘要】
一种高速逐次逼近型模数转换电路及DAC权重分配方法
本专利技术涉及模数转换
，尤其涉及一种高速逐次逼近型模数转换电路及DAC权重分配方法。
技术介绍
模数转换技术是将模拟信号转换成数字信号的一种技术。现实世界中出现的信号例如光强信号、心电图信号等都以模拟信号的形式出现，若需要将这些信号进行数字处理，则要将这些信号转换成数字信号。实现这一种技术的电路称为模数转换电路，而现今的模数转换电路多以半导体集成电路的形式实现。主流的半导体模数转换电路的结构有快闪型、逐次逼近型、流水线型和Sigma-Delta型等，其中逐次逼近型模数转换电路适用于诸如可穿戴设备和可植入式医疗设备等低功耗场合。传统的逐次逼近型模数电路包括比较器、数模转换器和逐次逼近逻辑电路三个部分，其中比较器由前置放大器和动态锁存器组成，比较器将数模转换器的输出与共模电压进行比较。SARADC的转换速度主要受到三部分的限制：DAC电容建立时间，比较器比较及复位时间，SAR(successiveapproximationregister)逻辑电路延时。随着工艺...
【技术保护点】
1.一种高速逐次逼近型模数转换电路，其特征在于，包括比较器、数模转换器和逐次逼近逻辑电路；/n所述比较器的正相输入端连接第一数模转换电容阵列的输出，反相输入端连接第二数模转换电容阵列的输出，复位输入端与异步时钟产生电路输出端连接，比较器输出比较结果、锁存就绪信号和比较时钟；/n所述逐次逼近逻辑电路的时钟输入端连接时钟信号，比较结果输入端连接比较器的比较结果输出，锁存就绪信号输入端连接比较器的锁存就绪信号输出，逐次逼近逻辑电路输出数字编码，逐次逼近逻辑电路数字编码输出与数模转换器连接。/n
【技术特征摘要】
1.一种高速逐次逼近型模数转换电路，其特征在于，包括比较器、数模转换器和逐次逼近逻辑电路；
所述比较器的正相输入端连接第一数模转换电容阵列的输出，反相输入端连接第二数模转换电容阵列的输出，复位输入端与异步时钟产生电路输出端连接，比较器输出比较结果、锁存就绪信号和比较时钟；
所述逐次逼近逻辑电路的时钟输入端连接时钟信号，比较结果输入端连接比较器的比较结果输出，锁存就绪信号输入端连接比较器的锁存就绪信号输出，逐次逼近逻辑电路输出数字编码，逐次逼近逻辑电路数字编码输出与数模转换器连接。
2.根据权利要求1所述的一种高速逐次逼近型模数转换电路，其特征在于，所述数模转换器包括第一数模转换器和第二数模转换器；所述第一数模转换器的采样输入端连接第一模拟输入信号，第二数模转换器的采样输入端连接第二模拟输入信号，第一数字编码输入端连接逐次逼近逻辑电路输出的第一数字编码，第二数字编码输入端连接逐次逼近逻辑电路输出的第二数字编码。
3.根据权利要求1所述的一种高速逐次逼近型模数转换电路，其特征在于，所述比较器包括前置放大器(A1)、动态锁存器(I1)、锁存就绪信号产生电路(I2)和异步时钟产生电路I3；其中前置放大器(A1)的正相输入端作为比较器的正相输入端；前置放大器(A1)的反相输入端作为比较器的反相输入端；前置放大器(A1)的复位端作为比较器的复位输入端；前置放大器(A1)的正相输出端连接动态锁存器(I1)的正相输入端；前置放大器(A1)的反相输出端连接动态锁存器(I1)的反相输入端；动态锁存器(I1)的复位端作为比较器的时钟输入端；动态锁存器(I1)的正相输出端输出比较器的比较结果，并连接锁存就绪信号产生电路(I2)的第一输入端；动态锁存器(I1)反相输出端连接锁存就绪信号产生电路(I2)的第二输入端；锁存就绪信号产生电路(I2)的输出端输出锁存就绪信号；动态锁存器(I1)的正相输出端输出比较器的比较结果，并连接异步时钟产生电路(I3)的第一输入端；动态锁存器(I1)反相输出端连接异步时钟产生电路(I3)的第二输入端；异步时钟产生电路(I3)的输出端输出异步时钟信号。
4.根据权利要求3所述的一种高速逐次逼近型模数转换电路，其特征在于，所述锁存就绪信号产生电路(I2)包括第一反相器(I21)、第二反相器(I22)和非或门电路(I23)；其中第一反相器(I21)的输入端作为锁存就绪信号产生电路(I2)的第一输入端；第一反相器(I21)的输出端连接非或门电路(I23)的第一个输入端；第二反相器(I22)的输入端作为锁存就绪信号产生电路(I2)的第二输入端...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。