一种能够增强背景一致性的电路制造技术

本发明专利技术公开了一种能够增强背景一致性的电路，包括列选通信号电路、传感器采集器件、行选通信号电路、采集电路、第一PMOS上拉管、第一NMOS下拉管、第二PMOS上拉管和第二NMOS下拉管；列选通信号电路分别与采集电路、第一PMOS上拉管和第一NMOS下拉管相连；行选通信号电路分别连接与采集电路、第二PMOS上拉管和第二NMOS下拉管；采集电路与传感器采集器件相连，列选通信号电路和行选通信号电路均与与门电路相连接。本发明专利技术把的电路结构每个点采用信号隔断，让未选中的点内部信号无变化，只有选中的点内部信号才翻转，使得整个阵列的信号串扰小，阵列整体信号波动少，能够极大的提高电路的背景一致性。

A circuit to enhance background consistency

【技术实现步骤摘要】
一种能够增强背景一致性的电路
本专利技术涉及一种集成电路结构，特别涉及一种能够增强背景一致性的电路。
技术介绍
阵列式的采集电路或者成像电路现在广泛被应用在图像传感器、红外夜视传感器及指纹传感器等领域。这些传感器电路结构上的特点是含有单个的电路单元，然后由这些单个的电路单元组成矩阵或者阵列。然后由此阵列进行信号采集或者成像。这些阵列一般是通过扫描的方式分时采集，在采集的时候通过行和列的组合进行控制，这样导致的问题就是很多阵列上的点和选中点之间形成串扰，让各个点在采集相同信号的时候得到的结果并不一致。如图1所示为现有技术中常用的传感器阵列图。其中10为SENSOR，表示传感器采集器件，采集器件有可能是光收集器件，电阻，电容或者其他敏感信号的收集器件，有可能是MEMS制作的器件，也可能是常规半导体制作工艺制作的器件。标号11、12的VBRCOL0和VBRROW0分别代表控制信号。标号13的为采集电路，采集电路有可能是运放，比较器或者其他信号采集电路。11、12控制13采集电路的工作状态，这些信号有可能是不变的电压或者电流信号，也有可能是具有时序信息的变化信号。14为采集单元的输出，15的参考电压或者其他参考源。图2是PREART的阵列示意图。20为采集单元电路，21为位列控制电路，主要功能为通过列选信号控制列输出信号；22为行选信号控制电路，主要功能为通过行选控制信号控制行输出信号。23为列选控制电路输出信号，有可能是固定信号，也有可能是时序变化的信号。24为行选控制电路输出信号，有可能是固定信号，也有可能是时序变化的信号。25为整个采集阵列，在本示例中，阵列大小为7X7，实际的阵列可能为100x2、160X160或者720x540等尺寸，包含并不限于这些尺寸。当列选控制信号有效是，例如，第一列有效，列选控制得输出信号就会输出到第一列的采集单元，让采集单元的工作状态发生变化。一般的，同时只会选中一个点或者多个点。这个时候，只有设计中行列同时有效的点电路才会正确的工作。行控制信号24对应的选通行的其他采集单元或者列控制信号23对应的列的其他采集单元都不正常工作，只有有信号送达。这就导致了不论怎么选择，都有一行一列的点(排除行列同时选中的点)收到了信号，但是本身缺不工作。这会导致以下几个问题：(1)行控制输出信号或者列控制输出信号本身的负载加重，越大的阵列负载越重。(2)行控制输出信号或者列控制输出信号建立时间加长。随着负载加重，23、24信号本身会有一个建立时间，负载越重，建立时间越长，这个时间可能远远大于采集单元本身的采集时间。(3)采集信号输出电压稳定时间长。由于行控制输出信号或者列控制输出信号建立时间加长，电路在采集的时候可能还没有建立完成，信号就输出了，这样的输出信号是不准确的，甚至在高速采集的时候是不正确的，导致比较严重的采集信号不一致。
技术实现思路
本专利技术的目的在于克服现有技术的不足，提供一种每个点在电路结构处理的时候采用信号隔断，让未选中的点内部信号无变化，只有选中的点内部信号才翻转，使得整个阵列的信号串扰小，阵列整体信号波动少的能够增强背景一致性的电路。本专利技术的目的是通过以下技术方案来实现的：一种能够增强背景一致性的电路，其特征在于，包括列选通信号电路、传感器采集器件、行选通信号电路、采集电路、第一PMOS上拉管、第一NMOS下拉管38、第二PMOS上拉管和第二NMOS下拉管；列选通信号电路分别与采集电路、第一PMOS上拉管和第一NMOS下拉管相连；行选通信号电路分别连接与采集电路、第二PMOS上拉管和第二NMOS下拉管；采集电路与传感器采集器件相连，列选通信号电路和行选通信号电路均与与门电路相连接。进一步地，所述列选通信号电路包括串联的第一非门电路和第二非门电路、第一TG传输门电路，第二非门电路的输出端分别与第一PMOS上拉管的栅极和第一TG传输门的一个输入端相连；第一TG传输门的另一个输入端连接VBCOL输入信号，第一TG传输门输出端输出的BRCOL0信号与采集电路的一个信号输入端相连；第一PMOS上拉管的源极与第一NMOS下拉管的漏极相连，第一PMOS上拉管的源极与第一NMOS下拉管的漏极均与第一TG传输门输出端输出的BRCOL0信号相连；第一PMOS上拉管的漏极接地，第一NMOS下拉管的栅极与第一非门电路的输出端相连接，第一NMOS下拉管的源极接地；所述行选通信号电路包括串联的第三非门电路和第四非门电路、第二TG传输门电路，第四非门电路的输出端分别与第二PMOS上拉管的栅极和第二TG传输门的一个输入端相连；第二TG传输门的另一个输入端连接VBROW输入信号，第二TG传输门输出端输出的VBROW0信号与采集电路的另一个信号输入端相连；第二PMOS上拉管的源极与第二NMOS下拉管的漏极连接，第二PMOS上拉管的源极与第二NMOS下拉管的漏极均与第二TG传输门输出端输出的BRCOL0信号相连；第二PMOS上拉管的漏极接地，第二NMOS下拉管的的栅极与第三非门电路的输出端相连，第二NMOS下拉管的的源极接地；所述第一非门电路和第三非门电路的输入端均与与门电路的输出端相连，与门电路的两个输入端分别连接COL和ROW输入信号。进一步地，所述第一PMOS上拉管用于在选通信号电路没有选通的时候把第一TG传输门输出的VBRCOL0上拉到电源电压，第一NMOS下拉管用于在没有选通的时候把第一TG传输门输出的VBRCOL0下拉到地电位。进一步地，所述第二PMOS上拉管用于在行选通信号电路没有选通的时候把第二TG传输门输出的VBROW0上拉到电源电压，第二NMOS下拉管用于在没有选通的时候把第二TG传输门输出的VBROW0信号下拉到地电位。进一步地，所述采集电路的VIN信号输入端与传感器采集器件相连。本专利技术的有益效果是：本专利技术把现在的主流的行列控制改为点控制。通过优化单点电路，让每次阵列变化的时候，只变化一个点的信号，其他信号不变。每个点在电路结构处理的时候采用信号隔断，让未选中的点内部信号无变化，只有选中的点内部信号才翻转。这种电路处理方式的好处在于整个阵列的信号串扰小，阵列整体信号波动少，可以把整体把背景范围缩小到了现有技术的的四分之一，背景一致性得到明显改，极大的提高了电路的背景一致性。附图说明图1为现有技术的传感器阵列图；图2为现有技术的传感器单点原理图；图3为本专利技术的能够增强背景一致性的电路的电路图；图4为本专利技术的传感器单点原理图；图5为现有技术和本专利技术的电路处理的背景对比图。具体实施方式下面结合附图进一步说明本专利技术的技术方案。如图3所示，本专利技术的一种能够增强背景一致性的电路，包括列选通信号电路30、传感器采集器件32、行选通信号电路33、采集电路35、第一PMOS上拉管37、第一NMOS下拉管38、第二PMOS上拉管39和第二NMOS下拉管40；列选通信号电路30分别与采集电路35、第一PMOS上拉管37和第一NMOS下拉管38相连；行选通信号本文档来自技高网...

【技术保护点】
1.一种能够增强背景一致性的电路，其特征在于，包括列选通信号电路(30)、传感器采集器件(32)、行选通信号电路(33)、采集电路(35)、第一PMOS上拉管(37)、第一NMOS下拉管(38)、第二PMOS上拉管(39)和第二NMOS下拉管(40)；/n列选通信号电路(30)分别与采集电路(35)、第一PMOS上拉管(37)和第一NMOS下拉管(38)相连；行选通信号电路(33)分别连接与采集电路(35)、第二PMOS上拉管(39)和第二NMOS下拉管(40)；采集电路(35)与传感器采集器件(32)相连，列选通信号电路(30)和行选通信号电路(33)均与与门电路(41)相连接。/n

【技术特征摘要】
1.一种能够增强背景一致性的电路，其特征在于，包括列选通信号电路(30)、传感器采集器件(32)、行选通信号电路(33)、采集电路(35)、第一PMOS上拉管(37)、第一NMOS下拉管(38)、第二PMOS上拉管(39)和第二NMOS下拉管(40)；
列选通信号电路(30)分别与采集电路(35)、第一PMOS上拉管(37)和第一NMOS下拉管(38)相连；行选通信号电路(33)分别连接与采集电路(35)、第二PMOS上拉管(39)和第二NMOS下拉管(40)；采集电路(35)与传感器采集器件(32)相连，列选通信号电路(30)和行选通信号电路(33)均与与门电路(41)相连接。


2.根据权利要求1所述的一种能够增强背景一致性的电路，其特征在于，所述列选通信号电路(30)包括串联的第一非门电路和第二非门电路、第一TG传输门电路，第二非门电路的输出端分别与第一PMOS上拉管(37)的栅极和第一TG传输门的一个输入端相连；第一TG传输门的另一个输入端连接VBCOL输入信号，第一TG传输门输出端输出的BRCOL0信号(31)与采集电路(35)的一个信号输入端相连；第一PMOS上拉管(37)的源极与第一NMOS下拉管(38)的漏极相连，第一PMOS上拉管(37)的源极与第一NMOS下拉管(38)的漏极均与第一TG传输门输出端输出的BRCOL0信号(31)相连；第一PMOS上拉管(37)的漏极接地，第一NMOS下拉管(38)的栅极与第一非门电路的输出端相连接，第一NMOS下拉管(38)的源极接地；
所述行选通信号电路(33)包括串联的第三非门电路和第四非门电路、第二TG传输门电路，第四非门电路的输出端分别与第二...

【专利技术属性】
技术研发人员：肖建辉，
申请(专利权)人：成都世纪天知科技有限公司，
类型：发明
国别省市：四川;51