栅极驱动电路制造技术

栅极驱动电路包括栅极驱动单元。栅极驱动单元包括输入模块、第一和第二输出模块、反馈模块及输出控制模块。输入模块用于在时钟信号的控制下将前级级传信号输出至第一节点。第一输出模块用于在第二节点的电位控制下输出本级级传信号。第二输出模块用于在第二节点的电位控制下输出扫描信号。反馈模块用于在第二节点的电位控制下输出本级反馈信号。输出控制模块用于在第一节点和下一级反馈信号的电位控制下将扫描信号上拉至第一直流高电压的电位且将本级级传信号上拉至第二直流高电压的电位。

gate drive circuit

【技术实现步骤摘要】
栅极驱动电路
本专利技术涉及显示
，尤其涉及一种用于显示面板的栅极驱动电路。
技术介绍
氧化铟镓锌(IndiumGalliumZincOxide，IGZO)由于具有高迁移率的优点，而被广泛使用于大尺寸主动式有机发光二极体(active-matrixorganiclight-emittingdiode，AMOLED)显示器。然而，由于氧化铟镓锌缺少稳定性，主动式有机发光二极体显示器必须使用补偿电路以保证显示器的亮度均匀性。通常，补偿电路需要正脉冲波形及负脉冲波形。然而，现有产生负脉冲波形的栅极驱动电路仍缺乏稳定性。
技术实现思路
本专利技术的目的在于提供一种栅极驱动电路，以提高负脉冲电路的稳定性。为实现上述目的，本专利技术提供一种栅极驱动电路，包括多个级联的栅极驱动单元，其特征在于,所述栅极驱动单元包括:输入模块，所述输入模块连接时钟信号、前级级传信号及第一节点，用于在所述时钟信号的控制下，将所述前级级传信号输出至所述第一节点；第一输出模块，所述第一输出模块连接所述时钟信号及第二节点，用于在所述第二节点的电位控制下，输出本级级传信号；第二输出模块，所述第二输出模块连接所述时钟信号及所述第二节点，用于在所述第二节点的电位控制下，输出扫描信号；反馈模块，所述反馈模块连接所述时钟信号、所述第二节点及第一直流高电压，用于在所述第二节点的电位控制下，输出本级反馈信号；以及输出控制模块，所述输出控制模块连接下一级反馈信号、所述第一直流高电压、第二直流高电压、所述第一节点、所述第一输出模块及所述第二输出模块，用于在所述第一节点和所述下一级反馈信号的电位控制下，将所述扫描信号上拉至所述第一直流高电压的电位，且将所述本级级传信号上拉至所述第二直流高电压的电位。在一些实施例中，所述栅极驱动单元还包括:反相模块，所述反相模块连接所述第一节点、所述第二节点、直流低电压及所述第一直流高电压，用于在所述第一节点的电位控制下，控制所述第二节点的电位；以及维持模块，所述维持模块连接所述直流低电压、所述第一节点及所述第二节点，用于在所述第二节点的电位控制下，维持所述第一节点的电位在所述直流低电压的电位。在一些实施例中，所述输入模块包括第一晶体管，所述第一晶体管的栅极连接所述时钟信号，所述第一晶体管的源极连接所述前级级传信号，所述第一晶体管的漏极连接所述第一节点。在一些实施例中，所述反相模块包括：第二晶体管，所述第二晶体管的栅极连接所述第一节点，所述第二晶体管的源极连接所述直流低电压；第三晶体管，所述第三晶体管的栅极连接所述第一节点，所述第三晶体管的源极连接所述直流低电压，所述第三晶体管的漏极连接所述第二节点；第四晶体管，所述第四晶体管的栅极和源极连接所述第一直流高电压，所述第四晶体管的漏极连接所述第二晶体管的漏极；以及第五晶体管，所述第五晶体管的栅极连接所述第二晶体管的漏极，所述第五晶体管的源极连接所述第一直流高电压，所述第五晶体管的漏极连接所述第二节点。在一些实施例中，所述维持模块包括第六晶体管，所述第六晶体管的栅极连接所述第二节点，所述第六晶体管的源极连接所述直流低电压，所述第六晶体管的漏极连接所述第一节点。在一些实施例中，所述第一输出模块包括第七晶体管，所述第七晶体管的栅极连接所述第二节点，所述第七晶体管的源极连接所述时钟信号，所述第七晶体管的漏极连接所述本级级传信号。在一些实施例中，所述第二输出模块包括第八晶体管，所述第八晶体管的栅极连接所述第二节点，所述第八晶体管的源极连接所述时钟信号，所述第八晶体管的漏极连接所述扫描信号。在一些实施例中，所述输出控制模块包括：第九晶体管，所述第九晶体管的栅极连接所述第一节点，所述第九晶体管的源极连接所述第二直流高电压，所述第九晶体管的漏极连接所述本级级传信号；以及第十晶体管，所述第十晶体管的栅极连接所述第一节点，所述第十晶体管的源极连接所述第一直流高电压，所述第十晶体管的漏极连接所述扫描信号。在一些实施例中，所述反馈模块包括：第十一晶体管，所述第十一晶体管的栅极连接所述第二节点，所述第十一晶体管的源极连接所述时钟信号，所述第十一晶体管的漏极连接本级反馈信号；以及第十二晶体管，所述第十二晶体管的栅极连接所述第一节点，所述第十二晶体管的源极连接所述第一直流高电压，所述第十二晶体管的漏极连接所述本级反馈信号。在一些实施例中，所述栅极驱动单元还包括第一电容，所述第九晶体管的栅极及所述第十晶体管的栅极通过所述第一电容连接所述下一级反馈信号。在一些实施例中，所述栅极驱动单元还包括第十三晶体管，所述第十三晶体管的栅极和源极连接复位信号，所述第十三晶体管的漏极连接所述第一节点。为让本专利技术的特征以及
技术实现思路
能更明显易懂，请参阅以下有关本专利技术的详细说明与附图，然而附图仅提供参考用，并非用来对本专利技术加以限制。附图说明图1为根据本专利技术实施例的栅极驱动电路的功能框图；图2为图1所示的栅极驱动单元的电路结构示意图；图3为图2所示的栅极驱动单元的工作时序图。具体实施方式为了使本专利技术的目的、技术手段及其效果更加清楚明确，以下将结合附图对本专利技术作进一步地阐述。应当理解，此处所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例，并不用于限定本专利技术。请参考图1，其示出根据本专利技术实施例的栅极驱动电路的功能框图。栅极驱动电路1包括多个级联的栅极驱动单元20。每一级栅极驱动单元20均用于输出负脉冲波形的扫描信号G(n)及负脉冲波形的级传信号Cout(n)。当栅极驱动电路1工作时，第一级栅极驱动单元20被起始信号STV所驱动。随后，其馀栅极驱动单元20依次被前一级栅极驱动单元20的级传信号Cout(n)所驱动。请参考图2，其示出图1所示的栅极驱动单元的电路结构示意图。栅极驱动单元20包括输入模块101、反相模块102、维持模块103、第一输出模块104、第二输出模块105、输出控制模块106及反馈模块107。在本实施例中，栅极驱动单元20为第n级栅极驱动单元，其中n为正整数。如图2所示，输入模块101连接时钟信号CK、前级级传信号Cout(n-1)及第一节点QB。输入模块101用于在时钟信号CK的控制下，将前级级传信号Cout(n-1)输出至第一节点QB。输入模块101包括第一晶体管T1，第一晶体管T1的栅极连接时钟信号CK，第一晶体管T1的源极连接前级级传信号Cout(n-1)，第一晶体管T1的漏极连接第一节点QB。如图2所示，反相模块102连接第一节点QB、第二节点Q、直流低电压VGL及第一直流高电压VGH1。反相模块102用于在第一节点QB的电位控制下，控制第二节点Q的电位。反相模块102包括第二晶体管T2、第三晶体管T3、第四晶体管T4及第五晶体管T5。第二晶体管T2的栅极连接第一节点QB，第二晶体管T2的源极连接直流低电压VGL。第三晶体管T3的栅极连接第一节点QB，第三晶体管T3的源极连接直流低电压VGL，第三晶体管T3的漏极连接第二节点Q。第四晶体管T4本文档来自技高网...

【技术保护点】
1.一种栅极驱动电路，包括多个级联的栅极驱动单元，其特征在于,所述栅极驱动单元包括:/n输入模块，所述输入模块连接时钟信号、前级级传信号及第一节点，用于在所述时钟信号的控制下，将所述前级级传信号输出至所述第一节点；/n第一输出模块，所述第一输出模块连接所述时钟信号及第二节点，用于在所述第二节点的电位控制下，输出本级级传信号；/n第二输出模块，所述第二输出模块连接所述时钟信号及所述第二节点，用于在所述第二节点的电位控制下，输出扫描信号；/n反馈模块，所述反馈模块连接所述时钟信号、所述第二节点及第一直流高电压，用于在所述第二节点的电位控制下，输出本级反馈信号；以及/n输出控制模块，所述输出控制模块连接下一级反馈信号、所述第一直流高电压、第二直流高电压、所述第一节点、所述第一输出模块及所述第二输出模块，用于在所述第一节点和所述下一级反馈信号的电位控制下，将所述扫描信号上拉至所述第一直流高电压的电位，且将所述本级级传信号上拉至所述第二直流高电压的电位。/n

【技术特征摘要】
1.一种栅极驱动电路，包括多个级联的栅极驱动单元，其特征在于,所述栅极驱动单元包括:
输入模块，所述输入模块连接时钟信号、前级级传信号及第一节点，用于在所述时钟信号的控制下，将所述前级级传信号输出至所述第一节点；
第一输出模块，所述第一输出模块连接所述时钟信号及第二节点，用于在所述第二节点的电位控制下，输出本级级传信号；
第二输出模块，所述第二输出模块连接所述时钟信号及所述第二节点，用于在所述第二节点的电位控制下，输出扫描信号；
反馈模块，所述反馈模块连接所述时钟信号、所述第二节点及第一直流高电压，用于在所述第二节点的电位控制下，输出本级反馈信号；以及
输出控制模块，所述输出控制模块连接下一级反馈信号、所述第一直流高电压、第二直流高电压、所述第一节点、所述第一输出模块及所述第二输出模块，用于在所述第一节点和所述下一级反馈信号的电位控制下，将所述扫描信号上拉至所述第一直流高电压的电位，且将所述本级级传信号上拉至所述第二直流高电压的电位。


2.如权利要求1所述的栅极驱动电路，其特征在于，所述栅极驱动单元还包括:
反相模块，所述反相模块连接所述第一节点、所述第二节点、直流低电压及所述第一直流高电压，用于在所述第一节点的电位控制下，控制所述第二节点的电位；以及
维持模块，所述维持模块连接所述直流低电压、所述第一节点及所述第二节点，用于在所述第二节点的电位控制下，维持所述第一节点的电位在所述直流低电压的电位。


3.如权利要求1所述的栅极驱动电路，其特征在于，所述输入模块包括第一晶体管，所述第一晶体管的栅极连接所述时钟信号，所述第一晶体管的源极连接所述前级级传信号，所述第一晶体管的漏极连接所述第一节点。


4.如权利要求2所述的栅极驱动电路，其特征在于，所述反相模块包括：
第二晶体管，所述第二晶体管的栅极连接所述第一节点，所述第二晶体管的源极连接所述直流低电压；
第三晶体管，所述第三晶体管的栅极连接所述第一节点，所述第三晶体管的源极连接所述直流低电压，所述第三晶体管的漏极连接所述第二节点；
第四晶体管，所述第四晶体管的栅极和源极连接所述第一直流高电压，所述第四晶体管的漏极连接所述第二晶体管的漏极；以及

【专利技术属性】
技术研发人员：张留旗，韩佰祥，
申请(专利权)人：深圳市华星光电半导体显示技术有限公司，
类型：发明
国别省市：广东;44