量子处理电路结构及提高谐振频率的方法技术

一种量子处理电路结构及提高谐振频率的方法，通过在量子芯片或者在量子芯片和扇出电路结构至少之一中设置导电孔结构，使导电孔结构贯穿量子芯片的衬底和/或扇出电路结构，并且将量子芯片衬底和/或扇出电路结构的上下表面的地平面电性连接，使得量子芯片的衬底和/或扇出电路结构中的腔模频率提高至量子芯片的工作频率范围之上，从而有效减少了量子芯片的衬底材料和/或扇出电路结构材料对于量子芯片工作输出信号的影响，极大地提高了量子芯片的性能。

The structure of quantum processing circuit and the method of increasing resonance frequency

【技术实现步骤摘要】
量子处理电路结构及提高谐振频率的方法
本公开属于量子计算
，涉及一种量子处理电路结构及提高谐振频率的方法。
技术介绍
在超导量子计算的实现方案中，将量子处理器与外围电路进行连接是不可缺少的一个步骤。现有技术中，量子处理器/量子芯片与封装盒体之间会存在各种电磁谐振的干扰。如果封装盒体内部的空间谐振频率范围与量子处理器的工作频率范围有所重叠，会对量子处理器的工作产生极大的干扰。因此如何全面降低或消除封装盒体内部的各种电磁谐振的干扰成为超导量子处理器封装需要解决的技术问题。
技术实现思路
(一)要解决的技术问题本公开提供了一种量子处理电路结构及提高谐振频率的方法，以至少部分解决以上所提出的技术问题。(二)技术方案根据本公开的一个方面，提供了一种量子处理电路结构，该量子处理电路结构包括量子芯片，所述量子芯片的衬底中设置有导电孔结构，所述导电孔结构贯穿所述衬底的上下表面，并将所述衬底的上下表面的地平面电性连接。在本公开的一实施例中，所述导电孔结构的数量、尺寸和分布满足：使得所述衬底中的腔模频率大于所述量子芯片的工作频率最大值。在本公开的一实施例中，所述导电孔结构为均匀分布或非均匀分布。在本公开的一实施例中，多个所述导电孔结构呈阵列形式分布；所述阵列形式分布的基本单元的形状包括如下形状的一种或其组合：三角形、矩形、五边以上的多边形、圆形、椭圆形以及不规则图形。在本公开的一实施例中，多个所述导电孔结构包括如下结构的一种：所述量子芯片的衬底中设置有开孔，所述开孔贯穿所述衬底的上下表面，所述开孔内壁附着有导电材料，所述导电材料将所述衬底上下表面的地平面电性连接；或者，所述衬底中设置有开孔，所述开孔与一导电底座上设置的导电柱位置对应，所述量子芯片的衬底安装于所述导电底座上，使得所述导电柱嵌插于所述开孔中，所述导电柱的上部与所述衬底上表面的地平面电性连接。根据本公开的另一个方面，提供了一种量子处理电路结构，该量子处理电路结构包括：量子芯片和用于扇出量子芯片信号的扇出电路结构，所述量子芯片和/或所述扇出电路结构中设置有导电孔结构，所述导电孔结构贯穿所述量子芯片的衬底和/或所述导电孔结构的上下表面，并将所述量子芯片的衬底和/或所述导电孔结构的上下表面的地平面电性连接。在本公开的一实施例中，所述导电孔结构的数量、尺寸和分布满足：使得所述量子芯片的衬底和/或所述导电孔结构的腔模频率大于所述量子芯片的工作频率最大值。在本公开的一实施例中，所述导电孔结构为均匀分布或非均匀分布。在本公开的一实施例中，多个所述导电孔结构呈阵列形式分布；所述阵列形式分布的基本单元的形状包括如下形状的一种或其组合：三角形、矩形、五边以上的多边形、圆形、椭圆形以及不规则图形。在本公开的一实施例中，多个所述导电孔结构包括如下结构的一种：所述量子芯片的衬底和/或所述扇出电路结构中设置有开孔，所述开孔贯穿所述量子芯片的衬底和/或所述扇出电路结构的上下表面，所述开孔内壁附着有导电材料，所述导电材料将所述量子芯片的衬底和/或所述扇出电路结构的上下表面的地平面电性连接；或者，所述量子芯片的衬底和/或所述扇出电路结构中设置有开孔，所述开孔与一导电底座上设置的导电柱位置对应，所述量子芯片的衬底和/或所述扇出电路结构安装于所述导电底座上，使得所述导电柱嵌插于所述开孔中，所述导电柱的上部与所述量子芯片的衬底和/或所述扇出电路结构的上表面的地平面电性连接。根据本公开的又一个方面，提供了一种提高谐振频率的方法，包括：通过在量子芯片和/或扇出电路结构中设置导电孔结构，所述扇出电路结构用于扇出量子芯片的信号，所述导电孔结构贯穿所述量子芯片的衬底和/或所述扇出电路结构的上下表面，并将所述量子芯片的衬底和/或所述扇出电路结构的上下表面的地平面电性连接，从而打破结构完整性以形成多个谐振腔，使得所述量子芯片衬底和/或所述扇出电路结构中的腔模频率大于所述量子芯片的工作频率最大值。在本公开的一实施例中，所述设置导电孔结构的方法，包括如下方法之一：在所述量子芯片的衬底和/或所述扇出电路结构中制作开孔，使得所述开孔贯穿所述量子芯片的衬底和/或所述扇出电路结构的上下表面，在所述开孔内壁沉积导电材料层，所述导电材料层将所述量子芯片的衬底和/或所述扇出电路结构的上下表面的地平面电性连接；或者，在所述量子芯片的衬底和/或所述扇出电路结构中制作开孔，使得所述开孔贯穿所述量子芯片的衬底和/或所述扇出电路结构的上下表面，在所述开孔内壁填充导电颗粒，通过压合或热熔的方式使得所述导电颗粒将所述量子芯片的衬底和/或所述扇出电路结构的上下表面的地平面电性连接；或者，在所述量子芯片的衬底和/或所述扇出电路结构中制作开孔，所述开孔与一导电底座上设置的导电柱位置对应，将所述衬底安装于所述导电底座上，使得所述导电柱嵌插于所述开孔中，将所述导电柱的上部通过绑线或焊接的方式与所述量子芯片的衬底和/或所述扇出电路结构的上表面的地平面电性连接。(三)有益效果从上述技术方案可以看出，本公开提供的量子处理电路结构及提高谐振频率的方法，具有以下有益效果：(1)量子芯片的衬底、扇出电路结构(例如扇出电路板或扇出芯片，在扇出芯片的衬底和扇出电路板内部会产生一定频率的谐振)均会产生一定频率的腔模，通过在量子芯片的衬底和/或扇出电路结构中设置导电孔结构，利用导电孔结构将量子芯片的衬底和/或扇出电路结构的上下表面的地平面进行电性连接，从而打破结构完整性以形成多个谐振腔，有效提高了量子芯片衬底和/或所述扇出电路结构中的腔模频率，使得量子芯片衬底和/或扇出电路结构的腔模频率(谐振频率)提高至量子芯片的工作频率范围之上，从而有效减少了量子芯片的材料和/或扇出电路结构的材料对于量子芯片工作输出信号的影响；(2)通过调控导电孔结构的数量、尺寸和分布形式能够调控量子芯片衬底和/或扇出电路结构中的腔模频率，进行导电孔结构的设置时，一般需要配合量子芯片/扇出电路结构的线路分布进行排布，也可以在预先设计量子芯片/扇出电路结构的电路时进行统一协调布局；可以形成各种分布形式、不同数量要求以及不同尺寸要求的导电孔结构，具有设计灵活且方便调控的优点；(3)导电孔结构的形成方式可以有各种形式，以在量子芯片上形成导电孔结构作为示例，比如可以通过在量子芯片的衬底上形成贯穿衬底上下表面的开孔，并在开孔的内壁填充导电材料层，使得导电材料层将衬底上下表面电性连接；也可以通过在衬底上形成贯穿衬底上下表面的开孔，并在开孔内壁填充导电颗粒，以压合或热熔的形式使得导电颗粒将衬底上下表面电性连接；或者还可以在衬底上形成贯穿衬底上下表面的开孔，将衬底放置于带有导电柱的导电底座之上，从而使得衬底下表面与导电底座贴合，导电柱贯穿开孔，将导电柱上表面通过绑线或者焊接的形式实现与衬底上表面的地平面电性连接，从而实现导电孔结构将衬底上下表面的地平面进行电性连接，实现方式多样且简单，对于谐振干扰的消除效果明显。附图说明图1为根据本公开一实施例所示的量子芯片/本文档来自技高网...

【技术保护点】
1.一种量子处理电路结构，其特征在于，包括量子芯片，所述量子芯片的衬底中设置有导电孔结构，所述导电孔结构贯穿所述衬底的上下表面，并将所述衬底的上下表面的地平面电性连接。/n

【技术特征摘要】
1.一种量子处理电路结构，其特征在于，包括量子芯片，所述量子芯片的衬底中设置有导电孔结构，所述导电孔结构贯穿所述衬底的上下表面，并将所述衬底的上下表面的地平面电性连接。


2.一种量子处理电路结构，其特征在于，包括：量子芯片和用于扇出量子芯片信号的扇出电路结构，所述量子芯片和/或所述扇出电路结构中设置有导电孔结构，所述导电孔结构贯穿所述量子芯片的衬底和/或所述导电孔结构的上下表面，并将所述量子芯片的衬底和/或所述导电孔结构的上下表面的地平面电性连接。


3.根据权利要求1所述的量子处理电路结构，其特征在于，所述导电孔结构的数量、尺寸和分布满足：使得所述衬底中的腔模频率大于所述量子芯片的工作频率最大值。


4.根据权利要求2所述的量子处理电路结构，其特征在于，所述导电孔结构的数量、尺寸和分布满足：使得所述量子芯片的衬底和/或所述导电孔结构的腔模频率大于所述量子芯片的工作频率最大值。


5.根据权利要求1或2所述的量子处理电路结构，其特征在于，所述导电孔结构为均匀分布或非均匀分布。


6.根据权利要求1或2所述的量子处理电路结构，其特征在于，多个所述导电孔结构呈阵列形式分布；
所述阵列形式分布的基本单元的形状包括如下形状的一种或其组合：三角形、矩形、五边以上的多边形、圆形、椭圆形以及不规则图形。


7.根据权利要求1所述的量子处理电路结构，其特征在于，多个所述导电孔结构包括如下结构的一种：
所述量子芯片的衬底中设置有开孔，所述开孔贯穿所述衬底的上下表面，所述开孔内壁附着有导电材料，所述导电材料将所述衬底的上下表面的地平面电性连接；或者，
所述量子芯片的衬底中设置有开孔，所述开孔与一导电底座上设置的导电柱位置对应，所述衬底安装于所述导电底座上，使得所述导电柱嵌插于所述开孔中，所述导电柱的上部与所述衬底的上表面的地平面电性连接。


8.根据权利要求2所述的量子处理电路结构，其特征在于，多个所述导电孔结构包括如下结构的一种：
所述量子芯片的衬底和/或所...

【专利技术属性】
技术研发人员：梁福田，邓辉，龚明，吴玉林，彭承志，朱晓波，潘建伟，
申请(专利权)人：中国科学技术大学，
类型：发明
国别省市：安徽;34