一种嵌入式系统通信接口及通信方法技术方案

本发明专利技术公开了一种嵌入式系统通信接口及通信方法，所述通信接口包括：逻辑层，用于定义所有通信协议和通信协议包格式；传输层，包括数据通道和辅助通道，用于定义单一的公用传输层以及包含逻辑层与物理层之间传输的缓存；物理层，用于定义接口信息，所述接口信息包括通信信号和与通信信号对应的接口协议。本发明专利技术采用分层设计，使每个层次的逻辑单一，并通过在逻辑层定义所有通信协议和通信协议包格式，在传输层定义单一的公用传输层以及包含逻辑层与物理层之间传输的缓存，以及在物理层定义通信信号和与通信信号对应的接口协议，从而无需通过增加数据总线的宽度和频率，即能提高总线的传输能力。本发明专利技术可广泛应用于数据传输技术领域。

A communication interface and method of embedded system

【技术实现步骤摘要】
一种嵌入式系统通信接口及通信方法
本专利技术涉及数据传输
，尤其是一种嵌入式系统通信接口及通信方法。
技术介绍
传统总线多采用并线总线的工作方式，这类总线一般分为三组：数据线、地址线和控制线。实现此类总线互连的器件所需引脚数较多，例如对于64位数据宽的总线，一般由64根数据线，32至40根地址线以及30根左右的控制线，另外由于半导体制造工艺的限制还要加上一定数量的电源引线和地线，总共有约200根左右的引线，这给器件封装、测试和焊接都带来了一些问题。为了提高总线的传输能力，传统总线多采用增加数据总线的宽度或增加总线的频率的方式来实现。增加总线频率和数据带宽虽然在一定程度上满足了人们对高速数据传送的需求，但更宽的总线也导致器件引脚数的增加，从而增加封装尺寸和器件生产成本。
技术实现思路
为解决上述技术问题之一，本专利技术的目的在于：提供一种嵌入式系统通信接口及通信方法，其无需通过增加数据总线的宽度和总线频率，即能提高总线的传输能力。本专利技术实施例的第一方面提供了：一种嵌入式系统通信接口，其包括：逻辑层，用于定义所有通信协议和通信协议包格式；传输层，包括数据通道和辅助通道，用于定义单一的公用传输层以及包含逻辑层与物理层之间传输的缓存；物理层，用于定义接口信息，所述接口信息包括通信信号和与通信信号对应的接口协议。进一步地，所述传输层的辅助通道的传输包含I2C的写操作缓存和读操作缓存；所述传输层的数据通道包含消息缓存和数据流缓存。进一步地，所述缓存模式采用FIFO模式。进一步地，所述逻辑层包括辅助通道的集成管理、数据通道的消息、流控制和数据流；其中，辅助通道的集成管理，用于进行初始化和配置管理；数据通道的消息，用于传递消息，使主机与从机进行交互；流控制，用于控制数据流的传输；数据流，用于实现数据流的传输逻辑。进一步地，所述进行初始化和配置管理，其具体为：通过I2C协议的读写操作功能进行初始化和配置管理。进一步地，所述通信信号包括I2C信号和LVDS信号组，以及时钟信号、触发信号和同步信号；所述I2C信号和所述LVDS信号组均采用串行传输协议。进一步地，所述I2C信号和所述LVDS信号组均采用串行传输协议，其具体为：所述I2C信号的串行传输协议为I2C协议；所述LVDS信号组的串行传输协议为Aurora8B/10B协议。进一步地，所述时钟信号、触发信号和同步信号均为单端信号。进一步地，所述时钟信号的频率为固定频率，所述固定频率大小为25MHz。本专利技术实施例的第二方面提供了：一种嵌入式系统通信方法，其包括以下步骤：通过预设接口获取预设接口的从机端信息；根据从机端信息对预设接口进行初始化；获取初始化后的预设接口的主机端信息；根据主机端信息控制预设接口的从机端与主机端的通信；所述预设接口为上述的一种嵌入式系统通信接口，所述主机端信息包括时钟信号、触发信号和同步信号。本专利技术的有益效果是：本专利技术采用分层设计，使每个层次的逻辑单一，降低对软件的制约，并通过在逻辑层定义所有通信协议和通信协议包格式，在传输层定义单一的公用传输层以及包含逻辑层与物理层之间传输的缓存，同时在物理层定义通信信号和与通信信号对应的接口协议，使得通信过程中，无需通过增加数据总线的宽度和总线频率，即能提高总线的传输能力。附图说明图1为本专利技术一种具体实施例的嵌入式系统通信接口的结构示意图；图2为本专利技术一种具体实施例的主机与从机的连接示意图。具体实施方式下面结合附图和具体实施例对本专利技术做进一步的详细说明。对于以下实施例中的步骤编号，其仅为了便于阐述说明而设置，对步骤之间的顺序不做任何限定，实施例中的各步骤的执行顺序均可根据本领域技术人员的理解来进行适应性调整。在进行具体实施例的描述之前，对以下术语进行解释：DashLink；为本专利技术实施例接口的名称。I2C总线：由Philips公司开发的一种简单、双向二线制同步串行总线。LVDS：英文全称为LowVoltageDifferentialSignaling，是一种低振幅差分信号技术。Aurora8B/10B：首先，Aurora是为轻松实现Xilinx收发器而设计的LogiCORETMIP核，同时提供了轻量级用户接口，设计人员可以在此基础上构建串行链路。Aurora8B/10B是一个面向高速串行通信的可扩展的轻量级链路层协议。FIFO模式：英文全称为FistInFirstOut，中文为先进先出队列，在计算机中，是一种传统的按序执行方法，其具体是先进入的指令先完成并引退，接着才执行第二条指令。REF_CLK、TRIGGER和SYNC：分别为参考时钟、触发信号和同步信号。本专利技术实施例提供了一种嵌入式系统通信接口，其包括：逻辑层，用于定义所有通信协议和通信协议包格式；所述通信协议和通信协议包格式是对终端进行初始化和完成传送的必要信息。传输层，包括数据通道和辅助通道，用于定义单一的公用传输层以及包含逻辑层与物理层之间传输的缓存；所述传输层的缓存均采用FIFO模式，辅助通道传输内包含I2C的写操作缓存和读操作缓存；而数据通道包含消息缓存和数据流缓存。具体地，所述传输层为数据包从一个终端到另一个终端通道的必要信息。所述传输层为单一的传输层，通过采用了单一的公用传输层规范来相容、会聚不同的逻辑层和物理层，单一的逻辑层实体增强了DashLink的适应性。物理层，用于定义接口信息，所述接口信息包括通信信号和与通信信号对应的接口协议。所述接口协议为设备之间的接口协议，例如包传输装置、流量控制、电特性及低级错误管理。具体地，如图1所示，DashLink接口由逻辑层、传输层和物理层构成，其中：逻辑层定义了所有协议和包格式，具体是对终端进行初始化和完成传送的很有必要的信息；具体地，逻辑层主要包含辅助通道的集成管理和数据通道的消息、流控制和数据流这四个逻辑实体，其具体定义为：辅助通道的集成管理：通过I2C协议的读写操作来实现完成从机的初始化以及配置管理等信息。数据通道的消息：通过走数据通道完成消息的传递，可以快速的完成主从端的信息交互。流控制：控制数据流的传输。数据流：实现数据流的传输。传输层为数据包从一个终端到另一个终端通道的必要信息；具体地，传输层包含逻辑层与物理层数据之间传输的缓存，并保证两层之间传输的效率以及稳定性。而在本实施例中，采用了单一的公用传输层规范来相容、会聚不同的逻辑层和物理层，单一的逻辑层实体增强了DashLink的适应性。物理层描述了设备之间接口协议，例如包传输装置、流量控制、电特性及低级错误管理等。具体地，物理层设有一组I2C信号、LVDS信号组、REF_CLK/TRIGGER/SYNC三部分组成。其中，所述I2C信号使用标准本文档来自技高网...

【技术保护点】
1.一种嵌入式系统通信接口，其特征在于：包括：/n逻辑层，用于定义所有通信协议和通信协议包格式；/n传输层，包括数据通道和辅助通道，用于定义单一的公用传输层以及包含逻辑层与物理层之间传输的缓存；/n物理层，用于定义接口信息，所述接口信息包括通信信号和与通信信号对应的接口协议。/n

【技术特征摘要】
1.一种嵌入式系统通信接口，其特征在于：包括：
逻辑层，用于定义所有通信协议和通信协议包格式；
传输层，包括数据通道和辅助通道，用于定义单一的公用传输层以及包含逻辑层与物理层之间传输的缓存；
物理层，用于定义接口信息，所述接口信息包括通信信号和与通信信号对应的接口协议。


2.根据权利要求1所述的一种嵌入式系统通信接口，其特征在于：所述传输层的辅助通道的传输包含I2C的写操作缓存和读操作缓存；所述传输层的数据通道包含消息缓存和数据流缓存。


3.根据权利要求2所述的一种嵌入式系统通信接口，其特征在于：所述缓存模式采用FIFO模式。


4.根据权利要求2所述的一种嵌入式系统通信接口，其特征在于：所述逻辑层包括辅助通道的集成管理、数据通道的消息、流控制和数据流；其中，
辅助通道的集成管理，用于进行初始化和配置管理；
数据通道的消息，用于传递消息，使主机与从机进行交互；
流控制，用于控制数据流的传输；
数据流，用于实现数据流的传输逻辑。


5.根据权利要求4所述的一种嵌入式系统通信接口，其特征在于：所述进行初始化和配置管理，其具体为：
通过I2C协议的读写操作功能进行初始化和配置管理。

【专利技术属性】
技术研发人员：周茂林，
申请(专利权)人：广州思林杰网络科技有限公司，
类型：发明
国别省市：广东;44