卷积电路制造技术

本实用新型专利技术提供了一种卷积电路包括移位卷积数据链，用于响应于输入的运算模式控制指令，向卷积运算器输入目标卷积数据，移位卷积数据链为第一FIFO队列，FIFO队列存储有目标卷积数据；卷积参数存储器，用于向卷积运算器输入卷积参数；卷积运算器，用于基于目标卷积数据和卷积参数数据，生成卷积结果数据；其中，卷积运算器包括池化运算器，用于对卷积结果数据进行池化运算，以得到目标卷积结果，池化运算器包括第二FIFO队列。本实用新型专利技术解决了现有技术中通过采用通用寄存器的移位寄存器链实现卷积运算而导致硬件资源开销较大的问题。

Convolutional circuit

【技术实现步骤摘要】
卷积电路
本技术涉及卷积运算领域，尤其涉及一种卷积电路。
技术介绍
近几年，卷积神经网络(ConvolutionalNeuralNetwork，CNN)在深度学习中取得了重大的进展。AlexKrizhevsky等人2012年提出了经典的CNN计算结构AlexNet，在图像分类和识别中获得了巨大成功。AlexNet的输入为一个3通道的227×227图片数据，如图1所示，其整个处理过程总共包括8层运算，前五层为卷积层，后三层为全连接层，其中第一层卷积采用3×11×11宽度的卷积核，卷积核个数为96，第二层卷积采用96×5×5宽度的卷积核，卷积核个数为256，余下三层卷积都采用不同通道数的3×3宽度卷积核。AlexNet的总参数量超过了8MB，并且单通道卷积核大小不一致，运算复杂。之后，研究人员又提出了其他的更为完善和优化的方法，其中最著名结构有ZFNet[2013年]，VGGNet[2014年]，ResNet[2015]，GoogleNet[2015年]和SqueezeNet(压缩卷积神经网络)[2016年]等，它们从性能和资源使用率等不同的方面进行优化，不同的CNN结构具有不同的卷积层数、通道维度、卷积核大小、以及每一层卷积核个数等。通常，CNN网络运算包括：卷积运算、Pooling池化运算和FC全连接运算。卷积运算是CNN计算结构中最为关键的运算，其运算量占据整个网络的90％以上。卷积运算又按不同的卷积尺寸进行划分，常用的卷积核包括1×1的卷积核、3×3的卷积核、5×5的卷积核心和7×7的卷积核。目前主流的卷积神经网络大尺寸的卷积核心比较少，最常用的卷积尺寸为3×3和5×5。卷积神经网络最初输入的数据为图像数据，中间经过多层卷积运算。每一层卷积计算输出数据称为卷积特征图featuremap数据。上层的卷积特征图featuremap数据作为下一层卷积运算的输入参与卷积运算。最后一层的计算结果为该卷积神经网络的最终结果。如图2所示，卷积运算是一个三维立体的运算过程。卷积运算包括卷积数据和卷积参数输入。卷积图像数据和卷积参数都是三维结构。运算是卷积核从输入图像的左上角开始，向右逐层滑动，每滑动一次，卷积核与其覆盖的输入数据进行点积并求和运算，得到输出一个卷积特征图featuremap上的一个数据。如果有n个卷积核，那么输出卷积特征图featuremap数据个数也为n。其中，卷积运算公式为：其中1≤i≤nout，1≤j≤nin。分别表示第i个输出和第j个输入的卷积特征图featuremap，Wi,j为卷积核，为卷积运算，Bi为卷积偏移量，nout表示输出卷积特征图featuremap的通道数，nin表示输入卷积特征图featuremap的通道数。通过切分的方式，可将三维的卷积运算转换成多次的二维卷积运算，如图3所示，卷积运算相当于卷积核在二维的卷积特征图featuremap上从左至右，从上至下的划窗操作，窗口内的数据与卷积核进行乘累加操作。如此，可将三维的多通道卷积运算拆分成多个如图3所示的单通道卷积运算。针对二维划窗操作，可通过移位寄存器链实现卷积运算，传统的卷积数据寄存器链采用的是通用寄存器，如果卷积数据寄存器链的长度太大，则会消耗更多的寄存器资源，特别是对于输入的卷积数据个数nin很大而无法进行卷积运算的情形，会消耗过多的寄存器资源，导致硬件资源开销更大，从而对硬件资源提出了很高的要求。
技术实现思路
本技术的目的在于提供一种卷积电路，以解决现有技术中通过采用通用寄存器的移位寄存器链实现卷积运算而导致硬件资源开销较大的问题。为实现上述目的，本技术是这样实现的：本技术提供一种卷积电路，其包括：移位卷积数据链，用于响应于输入的运算模式控制指令，向卷积运算器输入目标卷积数据，所述移位卷积数据链为第一FIFO队列，所述FIFO队列存储有所述目标卷积数据；卷积参数存储器，用于向所述卷积运算器输入卷积参数；卷积运算器，用于基于所述目标卷积数据和所述卷积参数数据，生成卷积结果数据；其中，所述卷积运算器包括池化运算器，用于对所述卷积结果数据进行池化运算，以得到目标卷积结果，所述池化运算器包括第二FIFO队列。本技术实施例的卷积电路通过采用先入先出FIFO队列的移位卷积数据链存储卷积数据，以在卷积运算时，通过FIFO队列输出目标卷积数据，从而使卷积运算器根据接收的目标卷积数据和卷积参数执行卷积运算。由于FIFO队列一般是基于易失性存储介质实现，由此，移位卷积数据链中的目标卷积数据不占用寄存器资源，因此，可以节约寄存器资源，从而降低硬件资源开销，解决了现有技术中通过采用通用寄存器的移位寄存器链实现卷积运算而导致硬件资源开销较大的问题。附图说明图1为AlexNet的示意性结构图；图2为三维卷积运算的示意性原理图；图3为二维卷积运算的示意性原理图；图4为根据本技术一个实施例的卷积电路的示意性结构图；图5为图4的卷积电路中池化运算器的示意性结构图；图6为图4的卷积电路中的移位卷积数据链的示意性结构原理图；图7为根据本技术一个实施例的卷积电路中移位卷积数据链与卷积运算器的示意性连接结构图；图8为根据本技术另一个实施例的卷积电路中移位卷积数据链与卷积运算器的示意性连接结构图；图9为根据本技术再一个实施例的卷积电路中移位卷积数据链与卷积运算器的示意性连接结构图；图10为根据本技术再一个实施例的卷积电路中移位卷积数据链与卷积运算器的示意性连接结构图；图11为根据本技术一个实施例的卷积运算器的示意性结构图；图12为根据本技术另一个实施例的卷积运算器的示意性结构原理图；图13为根据本技术一个实施例的卷积电路与控制终端的示意性连接结构图；图14为根据本技术另一个实施例的卷积电路的示意性结构图。具体实施方式下面结合附图所示的各实施方式对本技术进行详细说明，但应当说明的是，这些实施方式并非对本技术的限制，本领域普通技术人员根据这些实施方式所作的功能、方法、或者结构上的等效变换或替代，均属于本技术的保护范围之内。以下结合附图，详细说明本技术各实施例提供的技术方案。图4是根据本技术一个实施例的卷积电路400的示意性结构图，以解决现有技术中通过采用通用寄存器的移位寄存器链实现卷积运算而导致硬件资源开销较大的问题。本技术实施例的卷积电路400包括：移位卷积数据链500，用于响应于输入的运算模式控制指令，向卷积运算器700输入目标卷积数据，移位卷积数据链500为第一FIFO队列，FIFO队列存储有目标卷积数据；卷积参数存储器600，用于向卷积运算器输入卷积参数；卷积运算器700，用于基于目标卷积数据和卷积参数数据，生成卷积结果数据；其中，卷积运算器700包括池化运算器，用于对卷积结果数据进行池化运算，以得到目标卷积结果，池化运算器包括本文档来自技高网...

【技术保护点】
1.一种卷积电路，其特征在于，包括：/n移位卷积数据链，用于响应于输入的运算模式控制指令，向卷积运算器输入目标卷积数据，所述移位卷积数据链为第一FIFO队列，所述FIFO队列存储有所述目标卷积数据；/n卷积参数存储器，用于向所述卷积运算器输入卷积参数；/n卷积运算器，用于基于所述目标卷积数据和所述卷积参数数据，生成卷积结果数据；/n其中，所述卷积运算器包括池化运算器，用于对所述卷积结果数据进行池化运算，以得到目标卷积结果，所述池化运算器包括第二FIFO队列。/n

【技术特征摘要】
1.一种卷积电路，其特征在于，包括：
移位卷积数据链，用于响应于输入的运算模式控制指令，向卷积运算器输入目标卷积数据，所述移位卷积数据链为第一FIFO队列，所述FIFO队列存储有所述目标卷积数据；
卷积参数存储器，用于向所述卷积运算器输入卷积参数；
卷积运算器，用于基于所述目标卷积数据和所述卷积参数数据，生成卷积结果数据；
其中，所述卷积运算器包括池化运算器，用于对所述卷积结果数据进行池化运算，以得到目标卷积结果，所述池化运算器包括第二FIFO队列。


2.如权利要求1所述的卷积电路，其特征在于：
所述第一FIFO队列的数量为J-1，其中，目标卷积运算模式对应的卷积运算的最大卷积尺寸为J×J，所述目标卷积运算模式基于输入的运算模式控制指令进行确定。


3.如权利要求1所述的卷积电路，其特征在于：
所述卷积运算器为多个，多个所述卷积运算器之间首尾相连，且所述移位卷积数据链与位于首端的卷积运算器通信连接；或
多个所述卷积运算器之间相互并联，且所述移位卷积数据链与多个所述卷积运算器相并连接的一端相连。


4.如权利要求1所述的卷积电路，其特征在于：所述卷积运算器包括具有M个卷积尺寸为i×i卷积核的卷积运算单元、卷积数据寄存器和参数移位寄存器；其中，
所述参数移位寄存器响应于输入的运算模式控制指令，确定目标卷积运算模式，并基于目标卷积运算模式获取卷积参数，以基于所述卷积参数形成N组尺寸为j×j的卷积参数方阵，所述目标卷积运算模...

【专利技术属性】
技术研发人员：臧春峰，王斌，严大卫，黄丽民，陈芬，
申请(专利权)人：江苏鼎速网络科技有限公司，
类型：新型
国别省市：江苏;32