一种单处理器实现多路开出控制的电路结构制造技术

本实用新型专利技术公开了一种单处理器实现多路开出控制的电路结构，所述处理器的控制信号CS引脚、LE引脚、数据信号PO引脚分别经过数据总线与若干锁存器连接；处理器的多个CS引脚分别与对应锁存器使能端OE引脚相连接，处理器的多个LE引脚分别与对应锁存器锁存控制端LE引脚相连接，处理器的多个PO引脚分别与每个锁存器的输入端相连接。本实用新型专利技术有效解决了开出输出个数受到处理器IO接口数量的限制，提高单板卡开出密度，降低开出动作时间，满足快速开出测试场合，降低测试装置成本和体积。

A circuit structure of multi output control with single processor

【技术实现步骤摘要】
一种单处理器实现多路开出控制的电路结构
本技术涉及一种单处理器实现多路开出控制的电路结构，属于电力设备开关信号处理

技术介绍
随着电力系统中电力设备越来越多，开入信号数量随之增加；相应的控制保护装置中开入板卡和开入数量明显增加，这就要求生产测试装置中需要配置更多的开出信号，以满足测试要求。目前，测试使用开出信号方式为处理器IO接口输出控制信号，控制信号经过驱动回路控制电磁继电器，完成开出信号的闭合和断开；因此开出信号的个数受到处理器IO接口数量限制，开出动作时间受到电磁继电器动作时间影响较大，很难满足开出数量要求较多和快速开出的场合；为满足开出数量较多的场合，现有策略主要包含增加扩展开出板卡数量、增加处理器个数、增加扩展FPGA芯片等，上述方法导致测试装置体积增加、成本增加。
技术实现思路
目的：为了克服现有开入、开出信号不断增多，测试装置无法满足的问题，本技术提供一种单处理器实现多路开出控制的电路结构。技术方案：为解决上述技术问题，本技术采用的技术方案为：一种单处理器实现多路开出控制的电路结构本文档来自技高网...

【技术保护点】
1.一种单处理器实现多路开出控制的电路结构，包括：处理器，其特征在于：还包括：锁存器，所述处理器的控制信号CS引脚、LE引脚、数据信号PO引脚分别经过数据总线与若干锁存器连接；处理器的多个CS引脚分别与对应锁存器使能端OE引脚相连接，处理器的多个LE引脚分别与对应锁存器锁存控制端LE引脚相连接，处理器的多个PO引脚分别与每个锁存器的输入端相连接。/n

【技术特征摘要】
1.一种单处理器实现多路开出控制的电路结构，包括：处理器，其特征在于：还包括：锁存器，所述处理器的控制信号CS引脚、LE引脚、数据信号PO引脚分别经过数据总线与若干锁存器连接；处理器的多个CS引脚分别与对应锁存器使能端OE引脚相连接，处理器的多个LE引脚分别与对应锁存器锁存控制端LE引脚相连接，处理器的多个PO引脚分别与每个锁存器的输入端相连接。


2.根据权利要求1所述的一种单处理器实现多路开出控制的电路结构，其特征在于：还包括：开出输出，所述若干锁存器的输出端与开出输出输入端相连接。


3.根据权利要求1或2所述的一种单处理器实现多路开出控制的电路结构，其特征在于：所述处理器采用ADSP-BF537，锁存器采用74HC573；处理器的数据信号PO1-P08，八个信号引脚通过数据总线分别与每个锁存器D0-D7,八个输入端引脚相连接；处理器的控...

【专利技术属性】
技术研发人员：刘阳，李兴建，
申请(专利权)人：南京南瑞继保电气有限公司，南京南瑞继保工程技术有限公司，
类型：新型
国别省市：江苏;32