针对CAD至硅背侧图像对准的可见对准标记/界标制造技术

金属氧化物半导体(MOS)集成电路(IC)具有多个不同单元尺寸的基准标准单元。不同单元尺寸不均等地被利用。多个基准标准单元被放置为具有从统一的整体放置图案的随机偏移。基准标准单元中的每一个基准标准单元具有至少四个功率轨和各种有源区域集。功率轨在第一方向上延伸。有源区域被提供以与功率轨相邻，但与触点和互连件断开连接，并且因此不会从功率轨汲取功率。相反，有源区域是不相交的且共线的，由此创建在非有源区域的间隔之中的有源区域岛。这些非有源区域更容易允许电磁辐射穿过，由此允许对于即使具有7纳米特征尺寸的CAD至硅背侧图像对准，MOS基准标准单元是可见的。

Visual alignment markers / markers for CAD to silicon back image alignment

【技术实现步骤摘要】
【国外来华专利技术】针对CAD至硅背侧图像对准的可见对准标记/界标相关申请的交叉引用本申请要求于2017年10月17日提交的题为“VISIBLEALIGNMENTMARKERS/LANDMARKSFORCAD-TO-SILICONBACKSIDEIMAGEALIGNMENT”的美国临时申请序列号62/573,556以及于2018年3月6日提交的题为“VISIBLEALIGNMENTMARKERS/LANDMARKSFORCAD-TO-SILICONBACKSIDEIMAGEALIGNMENT”的美国专利申请号15/913,784的优先权，其全部内容通过引用明确地并入本文。
本公开总体上涉及半导体设计，并且更具体地涉及针对计算机辅助设计(CAD)至硅背侧图像对准的有源硅衬底上的可见对准标记。
技术介绍
激光电压成像(LVI)和激光电压探测(LVP)是基于激光的电压和定时波形获取技术，其被用于执行对倒装式芯片集成电路(IC)的故障分析、或被用于对IC中的故障进行定位。LVP工具CAD对准工艺包括使用空气隙透镜在非常低的倍率处的粗略的三点对准，接着是使用固体浸没透镜(SIL)在非常高的倍率处的精细的CAD对准。SIL是弹簧加载透镜，其可以与IC的硅衬底背侧直接接触，以用于高分辨率成像(例如，LVI、激光扫描显微镜(LSM)图像)。但是，由于SIL的弹簧本质，当SIL首次与硅衬底接触时、或无论何时SIL移位至其他位置时，LSM图像可能相对于CAD稍微偏离。在10nm和更小的IC技术中，随着密度的增加和特征尺寸的减小，当前的电气故障隔离(EFI)工具(例如，LVP)正达到图像分辨率的极限，由于将一个特征与另一特征区分开变得很艰难，这因此转化成了CAD到图像对准的问题。因此，存在对在10nm和更小的IC技术中的可见对准标记的需要，以用于在针对EFI的IC的LVP测量期间进行精确的局部CAD至硅导引(navigation)或对准，来确保正确的标准单元或信号正被探测。
技术实现思路
以下呈现了一个或多个方面的简化
技术实现思路
，以提供对这些方面的基本理解。该
技术实现思路
不是所有预期方面的详尽概述，并且既不旨在标识所有方面的关键或重要要素，也不旨在描绘任何或所有方面的范围。其唯一目的是以简化形式呈现一个或多个方面的一些概念，作为稍后呈现的更详细描述的序言。在10nm和更小的IC技术中，随着密度的增加和特征尺寸的减小，当前的EFI工具(例如，LVP)正达到图像分辨率的极限，由于将一个特征与另一特征区分开变得很艰难，这导致了CAD到图像对准的问题。因此，存在对在10nm和更小的IC技术中使用可见的对准标记的需要，以用于针对EFI的IC的LVP测量期间进行精确的局部CAD至硅对准，来确保正确的标准单元或信号正被探测。应当注意，尽管本文提供的一些特定示例针对7nmIC技术，但是本文所讨论的概念可以适用于所有先进的工艺技术，包括10nm、8nm、6nm、4nm及以下。在本公开的一个方面，公开了具有多个基准标准单元的金属氧化物半导体(MOS)IC。多个基准标准单元包括多个不同的单元尺寸。不同的单元尺寸在多个基准标准单元之中不均等地利用。多个基准标准单元被放置为具有与统一的全局放置图案的随机偏移，以促进MOSIC中的基准标准单元的标识，并且允许在MOSIC的扫描图像和CAD图像之间对准。MOS基准标准单元包括至少四个功率轨，其跨IC在第一方向上延伸。至少四个功率轨被耦合到第一电压源或不同于第一电压源的第二电压源。一个或多个有源区域集与功率轨中的每个功率轨相邻。有源区域中的每一个有源区域在第一方向上共线。有源区域中的至少一个有源区域包括至少两个不相交的有源区域。有源区域中的每一个有源区域与触点和互连件断开连接，因此不会从功率轨汲取功率或向功率轨排送功率。然而，不相交的有源区域创建在非有源区域的间隔之间的有源区域岛。这些非有源区域更容易允许电磁辐射通过，从而允许基准标准单元对即使具有小于10nm特征尺寸的CAD至硅背侧图像对准也是可见的。在本公开的一个方面，公开了在MOSIC中放置多个基准标准单元的方法。该方法包括：确定用于放置多个基准标准单元的MOSIC的区域。该区域具有x方向和y方向。该方法还包括：从x方向上的非基准标准单元与多个基准标准单元中的一个基准标准单元之间的最大距离的二分之一，减去x方向上的抖动范围，来生成x方向半步进距离。该方法还包括：从y方向上的非基准标准单元与多个基准标准单元中的一个基准标准单元之间的的最大距离的二分之一，减去y方向上的抖动范围，来生成y方向半步进距离。该方法还包括：确定x方向上的随机抖动和y方向上的随机抖动。x方向上的随机抖动的范围是x方向上的抖动范围的负二分之一到正二分之一倍。类似地，y方向上的随机抖动范围是y方向上的抖动范围的负二分之一到正二分之一倍。该方法还包括：通过相继地向两倍的x方向半步进距离添加x方向上的随机抖动来步进通过区域的x方向，以确定在x方向上的多个放置位置。该方法进一步包括：通过相继地向两倍的y方向半步进距离添加y方向上的随机抖动来步进通过区域的y方向，以确定在y方向上的多个放置位置。该方法包括：将多个基准标准单元基于在x方向上的多个放置位置和在y方向上的多个放置位置而放置在一定位置处。为了实现前述和相关目的，一个或多个方面包括下文中充分描述并且在权利要求中特别指出的特征。以下描述和附图详细阐述了一个或多个方面的某些例示性特征。然而，这些特征仅指示可以采用各个方面的原理的各种方式中的几种方式，并且该描述旨在包括所有这些方面及其等同物。附图说明图1A图示了用于执行CAD至硅背侧图像对准工艺的常规LVP/LVI系统设置。图1B图示了图1A的LVP/LVI系统的一部分和LSM图像的获取。图2图示了7nm工艺技术内有源层中的位置的示例性布局。图3A和图3B是图示了标准单元内的各个层的侧视图的图。图4A和图4B图示了示例性MOS基准标准单元IC。图5A和图5B图示了另一示例性MOS基准标准单元IC。图6A和图6B图示了又一示例性MOS基准标准单元IC。图7A和图7B图示了再一示例性MOS基准标准单元IC。图8图示了在IC布局内的通过装置实现CAD放置工具的MOS标准基准单元的典型放置。图9图示了具有在x方向和y方向上的抖动的IC中的MOS标准基准单元的放置的一个示例。图10A-图10D图示了IC内的MOS标准基准单元的不同示例性放置图案。图11图示了在MOSIC中放置多个基准标准单元的示例性方法的流程图。具体实施方式以下结合附图阐述的具体实施方式旨在作为各种配置的描述，并且并非旨在表示可以实践本文描述的概念的唯一配置。具体实施方式包括特定细节，以提供对各种概念的透彻理解。然而，对于本领域技术人员将显而易见的是，可以在没有这些具体细节的情况下实践这些概念。在一些实例中，众所周知的结构和组件以框图形式示出，以避免使这些概念模糊。现在将参考各种设备和方法本文档来自技高网...

【技术保护点】
1.一种金属氧化物半导体(MOS)集成电路(IC)，包括：/n多个基准标准单元，其中所述多个基准标准单元包括多个单元尺寸，所述多个单元尺寸在所述多个基准标准单元之中被不均等地利用，并且所述多个基准标准单元被放置以具有从统一的全局放置图案的随机偏移。/n

【技术特征摘要】
【国外来华专利技术】20171017 US 62/573,556;20180306 US 15/913,7841.一种金属氧化物半导体(MOS)集成电路(IC)，包括：
多个基准标准单元，其中所述多个基准标准单元包括多个单元尺寸，所述多个单元尺寸在所述多个基准标准单元之中被不均等地利用，并且所述多个基准标准单元被放置以具有从统一的全局放置图案的随机偏移。


2.根据权利要求1所述的MOSIC，其中所述多个单元尺寸中的每个单元尺寸的所述多个基准标准单元在x方向和y方向中的至少一项上不同。


3.根据权利要求1所述的MOSIC，其中所述多个单元尺寸中的每个单元尺寸的所述多个基准标准单元的具有在有源区域的漫射层中的一个或多个开口，以允许激光束从金属层反射。


4.根据权利要求3所述的MOSIC，其中针对所述多个单元尺寸中的每个单元尺寸的所述多个基准标准单元，所述金属层未被连接至所述有源区域。


5.根据权利要求3所述的MOSIC，其中所述多个单元尺寸中的每个单元尺寸不同之处在于所述有源区域的所述漫射层中的所述开口。


6.根据权利要求1所述的MOSIC，其中所述多个基准标准单元还被放置以允许减少的数目个基准标准单元在观察窗口开孔内可观察到，所述观察窗口开孔被定位在所述MOSIC上的多个位置处。


7.根据权利要求1所述的MOSIC，其中所述多个单元尺寸中的每个单元尺寸在所述多个基准标准单元之中被不均等地利用，使得具有最大单元尺寸的基准标准单元具有最高利用率。


8.根据权利要求1所述的MOSIC，其中所述多个基准标准单元通过如下被放置以具有从统一的全局放置图案的随机偏移：通过将所述多个基准标准单元中的每个基准标准单元放置以具有从所述统一的全局放置图案沿x方向和y方向中的至少一个方向的距离上的随机抖动。


9.根据权利要求1所述的MOSIC，其中所述统一的全局放置图案包括以下项中的一项：未经旋转的方形图案、经旋转的方形图案、未经旋转的六角形图案和经旋转的六角形图案。


10.根据权利要求1所述的MOSIC，其中所述统一的全局布置图案被缩放，以允许减少的数目个基准标准单元在观察窗口开孔内可观察到。


11.根据权利要求1所述的MOSIC，其中所述多个单元尺寸的所述多个基准标准单元包括：
至少四个功率轨，跨所述基准标准单元在第一方向上延伸，其中所述至少四个功率轨中的每一个功率轨均被耦合至第一电压源、或与所述第一电压源不同的第二电压源；
与所述至少四个功率轨中的每一个功率轨相邻的一个或多个有源区域集，其中所述一个或多个有源区域集中的每一个有源区域集在所述第一方向上共线，其中至少一个有源区域集包括至少两个不相交的有源区域，并且其中所述一个或多个有源区域集中的每一个有源区域集均从到金属...

【专利技术属性】
技术研发人员：M·D·阿尔斯顿，H·布那利姆，L·Z·V·恩德里纳尔，M·S·A·玛拉布里，L·兰加纳坦，R·F·A·G·萨勒姆，
申请(专利权)人：高通股份有限公司，
类型：发明
国别省市：美国;US