非易失性存储器制造技术

本发明专利技术涉及一种非易失性存储器。该存储器为顶栅型晶体管结构或底栅型晶体管结构；存储器包括栅极、绝缘层、电荷存储层、源/漏极及半导体层；其中，电荷存储层中离散分布有半导体核壳纳米晶结构，该半导体核壳纳米晶结构与该半导体层直接接触，电荷存储层设置为依据施加至所述栅极的电压极性不同实现电子和/或空穴的存储。本申请由于电荷存储层中离散分布有半导体核壳纳米晶结构，同时该半导体核壳纳米晶结构与半导体层直接接触，使得本申请的电荷存储层在俘获电荷时，电荷不需再经过一层绝缘层，即可快速且无损的到达电荷存储层。经验证，本申请的存储器件具有更快的擦写速度，信息擦写所用时间为≤50ns；具有更好的耐擦写性，耐擦写次数≥10

Nonvolatile memory

【技术实现步骤摘要】
非易失性存储器
本专利技术涉及存储器
，特别是涉及一种非易失性存储器。
技术介绍
随着信息社会的飞速发展，人类社会正在经历一个数据爆炸的时代，一方面要求有更大容量与更高可靠性的非易失性存储器对其进行存储，另一方面，要求有更强的计算能力的计算机对其进行处理。而随着计算机处理器的集成度不断增加，性能不断提高，计算机存储器的存取速度已经成为限制计算性能的瓶颈所在，称为“存储器墙”或“冯·诺伊曼瓶颈”。因此，高性能的存储器成为信息技术的必然硬件要求。目前计算机系统里采用了“缓存-内存-外存”三级存储设置，使用存取速度极快的易失性存储器，包括动态随机存取存储器(DRAM)和静态随机存取存储器(SRAM)，作为缓存和内存，来提高计算能力。然而这些易失性存储器断电下无法保存数据，容量小，价格昂贵，只能缓解存储器墙问题，并不是计算机存储器的最终答案。而闪存作为目前作用要的非易失性存储器件，存在着擦写速度慢，擦写电压高，擦写次数不足等问题。因此亟需一种能够解决上述技术问题的新型非易失性存储器。
技术实现思路
基于此，有必要针对上述问题，提供一种非易失性存储器。一种非易失性存储器，所述存储器为顶栅型晶体管结构或底栅型晶体管结构；所述存储器包括栅极、绝缘层、电荷存储层、源/漏极及半导体层；其中，所述电荷存储层中离散分布有半导体核壳纳米晶结构，所述半导体核壳纳米晶结构与所述半导体层直接接触，所述电荷存储层设置为依据施加至所述栅极的电压极性不同实现电子和/或空穴的存储。在其中一个实施例中，所述存储器为底栅型晶体管结构时，所述栅极、绝缘层、电荷存储层、源/漏极及半导体层依次层叠设置；其中，所述电荷存储层中离散分布的所述半导体核壳纳米晶结构位于所述源/漏极的沟道范围内。在其中一个实施例中，所述存储器为顶栅型晶体管结构时，所述存储器由上至下包括栅极、绝缘层、电荷存储层、源/漏极及半导体层；其中，所述电荷存储层中离散分布的所述半导体核壳纳米晶结构位于所述源/漏极的沟道范围内。在其中一个实施例中，向所述栅极施加正电压和负电压时均能写入信息，所述半导体核壳纳米晶结构的核/壳材质包括ZnSe/ZnS、CdSe/CdS、CdSe/ZnS、CdS/ZnS及InP/ZnS中的一种或多种。在其中一个实施例中，通过向所述栅极施加负电压写入信息，所述半导体核壳纳米晶结构的核/壳材质包括CdTe/CdSe，ZnTe/CdS，ZnTe/CdSe，ZnTe/ZnSe，ZnTe/ZnS中的一种或多种。在其中一个实施例中，通过向所述栅极施加正电压写入信息，所述半导体核壳纳米晶结构的核/壳材质包括CdS/ZnTe，CdSe/ZnTe，ZnSe/ZnTe中的一种或多种。在其中一个实施例中，所述半导体核壳纳米晶结构的核/壳材质为InP/ZnS结构时，所述InP核层的直径介于3nm至20nm之间，所述ZnS壳层的厚度介于3nm至10nm之间。在其中一个实施例中，所述半导体核壳纳米晶结构中壳层的厚度小于或等于核层的直径。在其中一个实施例中，所述半导体层包括硅、石墨烯、并五苯和氧化铟镓锌中的任意一种。在其中一个实施例中，所述源/漏极的厚度介于10nm至100nm之间。上述非易失性存储器，由于电荷存储层中离散分布有半导体核壳纳米晶结构，同时该半导体核壳纳米晶结构与半导体层直接接触；使得本申请的电荷存储层在俘获电荷时，电荷不需再经过一层绝缘层，即可快速且无损的到达电荷存储层。另外，由于半导体核壳纳米晶结构独特的结构优势，使得核与壳之间存在的能带势垒可有效的阻断电荷复合，从而使得存储器更加稳定，同时半导体核壳纳米晶具有优良的光吸收能力，可以使用光信号作为信息写入或擦除的手段。经验证，同时参照图8，本申请的存储器件具有更快的擦写速度，信息擦写所用时间为≤50ns；具有更好的耐擦写性，耐擦写次数≥105次。附图说明图1为一实施例中的非易失性存储器的结构示意图；图2为现有技术中非易失性存储器的结构示意图；图3为本申请中不同栅极电压扫描范围的转移曲线；图4为本申请的存储器在利用正电压写入信息，负电压擦除信息时器件的性能示意图；图5为本申请的存储器在利用负电压写入信息，正电压擦除信息时器件的性能示意图；图6为本申请的存储器在利用负电压写入信息，光照擦除信息时器件的性能示意图；图7为本申请的存储器在50ns超短栅压脉冲作用下写入与100ns超短栅压脉冲作用下擦除的性能示意图；图8为本申请的存储器经过105次循环擦写后的性能示意图。具体实施方式为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的较佳实施方式。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施方式。相反地，提供这些实施方式的目的是使对本申请的公开内容理解的更加透彻全面。需要说明的是，当元件被称为“固定于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的，并不表示是唯一的实施方式。除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的
的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施方式的目的，不是旨在于限制本申请。传统金属浮栅晶体管存储器的结构如图2所示，其中，该浮栅晶体管存储器可以包括栅极1，第一绝缘层2，浮栅层3，第二绝缘层4，源极51，漏极52和半导体层6。传统的金属浮栅晶体管存储器在俘获电荷的过程中(也即是信息的擦写过程中)，需要让电荷直接隧穿过第二绝缘层4，进入金属浮栅层3，但是，这一隧穿过程是一个慢速而且具有破坏性的过程，使得浮栅晶体管的擦写速度较慢(在微秒级别)与耐擦写型不强。基于这一问题，本申请的专利技术人经过研究后，重新设计了一种新型的非易失性存储器，该存储器具有纳秒级的擦写速度，良好的保持性能，优良的耐擦写性能，双极性存储与光电擦写性能。其具体将通过以下实施例并配合所附图式作详细说明如下。请辅助参阅图1，在构成上，本申请的非易失性存储器包括但不限于栅极、绝缘层、电荷存储层、源/漏极及半导体层；其中，依据栅极的位置，可以将本申请的非易失性存储器分为顶栅型存储器和底栅型存储器。其中，当非易失性存储器为顶栅型存储器时，上述结构(栅极、绝缘层、电荷存储层、源/漏极及半导体层)由上至下设置；当非易失性存储器为底栅型存储器时，上述结构(栅极、绝缘层、电荷存储层、源/漏极及半导体层)依次层叠设置。作为示例，以下实施例均以底栅型晶体管结构来描述本申请非易失性存储器的详细原理。请参阅图1，为底栅型非易失性存储器的结构示意图。该底栅型存储器可以包括依次层叠设置的栅极10、绝缘层20、电荷存储本文档来自技高网...

【技术保护点】
1.一种非易失性存储器，其特征在于，所述存储器为顶栅型晶体管结构或底栅型晶体管结构；/n所述存储器包括栅极、绝缘层、电荷存储层、源/漏极及半导体层；/n其中，所述电荷存储层中离散分布有半导体核壳纳米晶结构，所述半导体核壳纳米晶结构与所述半导体层直接接触，所述电荷存储层设置为依据施加至所述栅极的电压极性不同实现电子和/或空穴的存储。/n

【技术特征摘要】
1.一种非易失性存储器，其特征在于，所述存储器为顶栅型晶体管结构或底栅型晶体管结构；
所述存储器包括栅极、绝缘层、电荷存储层、源/漏极及半导体层；
其中，所述电荷存储层中离散分布有半导体核壳纳米晶结构，所述半导体核壳纳米晶结构与所述半导体层直接接触，所述电荷存储层设置为依据施加至所述栅极的电压极性不同实现电子和/或空穴的存储。


2.根据权利要求1所述的非易失性存储器，其特征在于，所述存储器为底栅型晶体管结构时，所述栅极、绝缘层、电荷存储层、源/漏极及半导体层依次层叠设置；
其中，所述电荷存储层中离散分布的所述半导体核壳纳米晶结构位于所述源/漏极的沟道范围内。


3.根据权利要求1所述的非易失性存储器，其特征在于，所述存储器为顶栅型晶体管结构时，所述存储器由上至下包括栅极、绝缘层、电荷存储层、源/漏极及半导体层；
其中，所述电荷存储层中离散分布的所述半导体核壳纳米晶结构位于所述源/漏极的沟道范围内。


4.根据权利要求1所述的非易失性存储器，其特征在于，向所述栅极施加正电压和负电压时均能写入信息，所述半导体核壳纳米晶结构的核/壳材质包括ZnSe/ZnS、CdSe/CdS、CdSe/ZnS、CdS/ZnS及InP/ZnS中的一种或多...

【专利技术属性】
技术研发人员：孙振华，温嘉敏，闫成员，
申请(专利权)人：深圳大学，
类型：发明
国别省市：广东;44