【技术实现步骤摘要】
一种基于软硬件结合方式的大容量快速NandFlash存储实现方法
本专利技术属于嵌入式系统领域，涉及一种基于软硬件结合方式的大容量快速NandFlash存储实现方法。
技术介绍
随着嵌入式系统应用越来越复杂，系统处理的数据越来越多，需要在现有设备上处理和存储更多的数据。假如，现有一类通用处理器具有NandFlash控制器和局部总线控制器，NandFlash控制器用于管理存储数据的NandFlash芯片，局部总线控制器用于管理挂载在局部总线上的外设。用于管理NandFlash的控制器称为FCM(NANDFlashControlMachine)，该控制器具有一8KB的缓存供处理器内核和NandFlash之间交互数据。其8KB的缓存分成了两个4KB大小的缓存区块，每个缓存区块用于缓存处理器和NandFlash交换的2KB的数据和64B的OOB信息；每个缓存区块可单独对NandFlash进行命令时序控制和数据交换。原嵌入式处理器对NandFlash存储器的访问是通过处理器的局部总线对FCM的访问实现的，由于F...
【技术保护点】
1.一种基于软硬件结合方式的大容量快速NandFlash存储实现方法，其特征在于，包括以下步骤：/n根据NandFlash特性结合控制器的双缓存区块特点，优化NandFlash的读写方式，采用并行化读写方式控制多块NandFlash；/n在实现上，对处理器的局部总线控制器的时序和命令进行解析，在FPGA芯片内部重新映射部分局部总线控制下的空闲物理地址空间，在FPGA芯片内实现对多片NandFlash芯片的复合片选；/n修改软件驱动程序，使修改后的软件驱动程序对单片存储器的串行访问命令变成对两片NandFlash芯片的交替访问，利用NandFlash芯片访问的等待时间，交替进...
【技术特征摘要】
1.一种基于软硬件结合方式的大容量快速NandFlash存储实现方法，其特征在于，包括以下步骤：
根据NandFlash特性结合控制器的双缓存区块特点，优化NandFlash的读写方式，采用并行化读写方式控制多块NandFlash；
在实现上，对处理器的局部总线控制器的时序和命令进行解析，在FPGA芯片内部重新映射部分局部总线控制下的空闲物理地址空间，在FPGA芯片内实现对多片NandFlash芯片的复合片选；
修改软件驱动程序，使修改后的软件驱动程序对单片存储器的串行访问命令变成对两片NandFlash芯片的交替访问，利用NandFlash芯片访问的等待时间，交替进行对缓存区块的读写访问。
2.根据权利要求1所述的基于软硬件结合方式的大容量快速NandFlash存储实现方法，其特征在于，处理器通过局部总线与FPGA芯片连接，局部总线中包含用于控制NandFlash的FCM模块的控制线及片选线、局部总线控制器的数据线、地址线、读使能信号线及写使能信号线，32片NandFlash芯片按地址空间顺序排布构成存储阵列，所有的NandFlash芯片共享数据地址线和控制线，每一个NandFlash芯片的片选信号CS各不相同，且分别与FPGA芯片的CS输出连接，NandFlash芯片的数据线和控制线通过FPGA芯片与嵌入式处理器相连。
3.根据权利要求1所述的基于软硬件结合方式的大容量快速NandFlash存储实现方法，其特征在于，在FPGA内部重新映射部分局部总线控制下的空闲物理地址空间，在FPGA芯片内实现对多片NandFlash芯片的复合片选的具体实现过程为：
在FPGA内部重映射空闲物理地址空间并形成片选寄存器，...
【专利技术属性】
技术研发人员：程军，朱印涛，梅魁志，黄瀚霆，龚良旭，常蕃，李亚飞，舒伟华，谷新宇，
申请(专利权)人：西安交通大学，
类型：发明
国别省市：陕西;61
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。