51单片机18位扩展成128位接口的电路制造技术

本发明专利技术公开了51单片机18位扩展成128位接口的电路，使用简单并行接口扩展方式，将8组相同的电路分别与51单片机相连，每组电路包括74LS273芯片、74LS244芯片和两个74LS32芯片，74LS273芯片的清零端MR接电源，时钟端CLK接一个74LS32芯片的输出端，该74LS32芯片的输入端1个引脚接单片机WR引脚P3.6，D0～D7引脚与51单片机的P0.1～P0.7引脚相连；74LS244芯片的两个选通端OE引脚接另一个74LS32芯片的输出端，该74LS32芯片的输入端1个引脚接单片机RD引脚P3.7，Y端8个引脚依次与51单片机P0.1～P0.7相连，将51单片机的18个引脚扩展，得到64路输入引脚和64路输出引脚，共128个引脚。将51单片机本身的32个输入输出引脚扩展成64个输入引脚，64个输出引脚和14个输入输出引脚，共142个引脚，克服了51单片机引脚较少的缺点。

The circuit of expanding 18 bits of 51 single chip microcomputer into 128 bits interface

【技术实现步骤摘要】
51单片机18位扩展成128位接口的电路
本专利技术涉及嵌入式控制

，具体而言，涉及51单片机18位扩展成128位接口的电路。
技术介绍
如今单片机外围电路发展已经有了一些研究成果。专利公告号CN204537576U，一种单片机扩展实训模块设备，主要扩展了模数数模转换、步进电机、超声波测距的实训。专利公告号CN106168777A，一种单片机扩展功能编码触发装置，包括时序电路、第一光电耦合器、第一信号发生电路以及第二信号发生电路，为单片机提供两个在同一时间段内，信号之间出现重叠和相交的触发信号。专利公告号CN106168777A，依靠辅助单片机扩展51单片机外部中断数量的方法，克服了外部中断扩展方式易错过中断信号的缺点，子单片机不断扫描定义的输入口的电平状态，一旦某一输入电平产生变化，触发主单片机外部中断，能够保证中断触发的准确性；同时，能够有效兼容外部中断源数量不同的系统。1988年到2020年之间单片机I/O口扩展研究有20篇中文文献，论述了单片机I/O口扩展技术，1988年黄晓林论述了MCS-48单片机I/O扩展的四种模式，1990年王攀峰用P2口扩展8031单片机的I/O口，认为只要让高几位地址线不参加译码，P2口的高几位可作为一般的I/O口使用。1992年袁占亭用可编程I/O接口芯片8255，从51单片机扩展出了24个I/O口，而且用于宁夏吴忠市银南供电局的电力系统模拟屏控制中，但是是从20个引脚而不是18个引脚扩展的。侯进旺2015年做了基于AT89S2051单片机串行通信接口的I/O扩展技术研究。前述研究成果对单片机进行了各种扩展，但不采用I/O扩展专用芯片8255、8155等的情况下，无人扩展51单片机的I/O口引脚。51单片机是嵌入式控制中常接触到的芯片，与高端的32位单片机STM32F4等相比，不使用库函数，使用方便，但输入输出引脚太少，才32个引脚，在实际使用过程中经常出现I/O口不够用的情况。
技术实现思路
为了克服上述问题或者至少部分地解决上述问题，本专利技术实施例提供51单片机18位扩展成128位接口的电路，采用简单并行接口扩展方式，将51单片机的I/O口引脚从18个扩展到128个，以提高51单片机的使用价值。本专利技术的实施例是这样实现的：51单片机18位扩展成128位接口的电路，包括8组相同的电路分别与51单片机相连，每组电路包括1个74LS273芯片、1个74LS244芯片、两个74LS32芯片；所述74LS273芯片的清零端MR接电源，时钟端CLK接一个74LS32芯片的输出端，该74LS32芯片的输入端1个引脚接单片机WR引脚P3.6，D0～D7引脚与51单片机的P0.1～P0.7引脚相连；74LS244芯片的两个选通端OE引脚接另一个74LS32芯片的输出端，该74LS32芯片的输入端1个引脚接单片机RD引脚P3.7，Y端8个引脚依次与51单片机P0.1～P0.7相连；两个74LS32芯片输入端剩下的两个引脚接51单片机P2口8个引脚中的一个引脚，每组电路中，74LS273芯片的Q0～Q7引脚被扩展成输出引脚，74LS244芯片的A端8个引脚被扩展成输入引脚。设计原理：本申请专利技术人通过长期的实践和研究发现，51单片机与高端的32位单片机STM32F4等相比，不使用库函数，使用方便，唯一遗憾的是输入输出引脚太少，才32个引脚，在实际使用过程中经常出现I/O口不够用的情况，考虑到如今单片机外围电路发展已经有了一些研究成果，鉴于此，专利技术人使用简单并行接口扩展方式，用少量的引脚将51单片机的I/O口扩展到128个，克服51单片机I/O口较少的缺点。在本专利技术的一些实施例中51单片机18位扩展成128位接口的电路，所述74LS273芯片为具有锁存功能扩展输出端的芯片，内部具有8个带清零和负边沿触发功能的D触发器。在本专利技术的一些实施例中51单片机18位扩展成128位接口的电路，所述74LS273芯片的时钟端CLK引脚与D触发器的时钟端CP相连，出现负跳变脉冲时可使D0～D7引脚的输入数据锁存到Q0～Q7端输出。在本专利技术的一些实施例中51单片机18位扩展成128位接口的电路，所述74LS273芯片的清零端MR引脚与D触发器的清零端CD引脚相连，出现低电平时可使输出端Q0～Q7引脚同时清0。在本专利技术的一些实施例中51单片机18位扩展成128位接口的电路，所述74LS273芯片的接线关系为：D0～D7引脚与单片机的P0引脚相连，Q0～Q7引脚与外设输入端相连，CLK引脚接可产生负边沿的控制端，无需输出端清0控制时，MR引脚接电源VCC引脚。在本专利技术的一些实施例中51单片机18位扩展成128位接口的电路，所述74LS244芯片为具有三态门功能扩展输入端的芯片，内部具有8个三态门电路，分为两组，每组由1个选通端1G或2G控制4只三态门；当选通信号1G或2G为低电平时，三态门导通，数据从A端流向Y端；当选通端1G或2G为高电平时，三态门截止，输入和输出之间呈现高阻态。在本专利技术的一些实施例中51单片机18位扩展成128位接口的电路，所述74LS244芯片仅有缓冲输入功能，没有信号锁存功能，选通端1G或2G接在可提供低电平信号的元件端，输入端接在外部输入设备的输出端，输出端Y接在单片机的I/O口处。在本专利技术的一些实施例中51单片机18位扩展成128位接口的电路，所述74LS32芯片为或门电路，由两个输入端和一个输出端组成，两个输入相或后得到的结果送给输出端；输入端只要有一个为1，输出端一定输出1；输入端有一个为0时，输出等于另一个输入端。本专利技术实施例至少具有如下优点或有益效果：本专利技术51单片机18位扩展成128位接口的电路，使用简单并行接口扩展方式，将8组相同的电路分别与51单片机相连，每组电路由1个74LS273芯片、1个74LS244芯片、两个74LS32芯片构成。将51单片机的18个引脚扩展，得到64路输入引脚和64路输出引脚，共128个引脚。将51单片机本身的32个输入输出引脚扩展成64个输入引脚，64个输出引脚和14个输入输出引脚，共142个引脚，克服了51单片机引脚较少的缺点。附图说明为了更清楚地说明本专利技术实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本专利技术的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。图1为本专利技术实施例51单片机18位扩展成128位接口的电路中74LS273、74LS244芯片和74LS32芯片的连接示意图；图2为本专利技术实施例51单片机18位扩展成128位接口的电路中芯片输入端引脚通过1kΩ上拉电阻接电源VCC，通过按钮接地的示意图；图3为本专利技术实施例51单片机18位扩展成128位接口的电路中单片机、74LS273、74LS244芯片及74LS32芯片的连接示意图；图4A为本专利技术实施例51单片机1本文档来自技高网...

【技术保护点】
1.51单片机18位扩展成128位接口的电路，其特征在于，包括8组相同的电路分别与51单片机相连，每组电路包括1个74LS273芯片、1个74LS244芯片、两个74LS32芯片；所述74LS273芯片的清零端MR接电源，时钟端CLK接一个74LS32芯片的输出端，该74LS32芯片的输入端1个引脚接单片机WR引脚P3.6，D0～D7引脚与51单片机的P0.1～P0.7引脚相连；74LS244芯片的两个选通端OE引脚接另一个74LS32芯片的输出端，该74LS32芯片的输入端1个引脚接单片机RD引脚P3.7，Y端8个引脚依次与51单片机P0.1～P0.7相连；两个74LS32芯片输入端剩下的两个引脚接51单片机P2口8个引脚中的一个引脚，每组电路中，74LS273芯片的Q0～Q7引脚被扩展成输出引脚，74LS244芯片的A端8个引脚被扩展成输入引脚。/n

【技术特征摘要】
1.51单片机18位扩展成128位接口的电路，其特征在于，包括8组相同的电路分别与51单片机相连，每组电路包括1个74LS273芯片、1个74LS244芯片、两个74LS32芯片；所述74LS273芯片的清零端MR接电源，时钟端CLK接一个74LS32芯片的输出端，该74LS32芯片的输入端1个引脚接单片机WR引脚P3.6，D0～D7引脚与51单片机的P0.1～P0.7引脚相连；74LS244芯片的两个选通端OE引脚接另一个74LS32芯片的输出端，该74LS32芯片的输入端1个引脚接单片机RD引脚P3.7，Y端8个引脚依次与51单片机P0.1～P0.7相连；两个74LS32芯片输入端剩下的两个引脚接51单片机P2口8个引脚中的一个引脚，每组电路中，74LS273芯片的Q0～Q7引脚被扩展成输出引脚，74LS244芯片的A端8个引脚被扩展成输入引脚。


2.根据权利要求1所述的电路，其特征在于，所述74LS273芯片为具有锁存功能扩展输出端的芯片，内部具有8个带清零和负边沿触发功能的D触发器。


3.根据权利要求2所述的电路，其特征在于，所述74LS273芯片的时钟端CLK引脚与D触发器的时钟端CP相连，出现负跳变脉冲时可使D0～D7引脚的输入数据锁存到Q0～Q7端输出。


4.根据权利要求3所述的电路，其特...

【专利技术属性】
技术研发人员：童镭，
申请(专利权)人：河南科技大学，
类型：发明
国别省市：河南;41