SoC内置高精度高速振荡器的数字校准方法及装置制造方法及图纸

本发明专利技术涉及电子技术领域，具体涉及一种SoC内置高精度高速振荡器的数字校准方法和装置。一种高速振荡器的数字校准方法，包括：片外辅助校准装置、片内I/O复用管理模块、OSC数字快速频率校准模块、校准结果判决器、片内高速振荡器、嵌入式Flash；其中，二分法递进式快速修正校准算法，支持校准寄存器Trim位宽参数化可配置，以满足不同的SoC芯片校准误差需求；片内高速振荡器的数字校准流程，经过二分法递归判决，可以快速找到阈值，不仅提高效率，而且简洁。进一步地，本发明专利技术还增加一级校准误差判决器，可进一步提高校准系统的半比特精度。此外，片外辅助校准装置提供低速的时钟基准，以及上位机校准操作界面，方便用户操作以及加速量产流程。

Digital calibration method and device of SOC built-in high-precision high-speed oscillator

【技术实现步骤摘要】
SoC内置高精度高速振荡器的数字校准方法及装置
本专利技术涉及电子
，具体涉及一种SoC内置高精度高速振荡器的数字校准方法及装置。
技术介绍
片内高速振荡器因其频率容易调节、元件体积小、低成本低能耗等特点被广泛用于定时器和脉冲源中。它可以无需外部激励信号就可以将直流信号转化成周期性交流信号。然而，在实际应用中片内高速振荡器会受到工艺和温度的限制，输出频率可能产生较大的误差。而传统的片内高速振荡器仅是达到对波形进行整形的目的，本质上没有提高片内高速振荡器周期精度的作用。频率校准模块中算法的精度和速度直接关系着片内高速振荡器的时钟电路的性能。如果采用步进式的算法，虽然最终可以得到目标值，但是收敛速度太慢，效率不高。频率校准模块通过计数器检测时钟电路输出的时钟信号的频率。计数器在复位信号reset出现后，在一个低速的参考时钟高电平时，对时钟信号进行计数。当时钟频率符合要求恰好为高速时钟时，计数结果为N_Ref，此时不需要进行时钟校准。初始状态时，逻辑控制单元的adj_bit位的值为128，该控制信号用来控制片内高速振荡器。当时钟频率出现偏差时，在逻辑控制电路内部，通过编写代码，调整逻辑控制单元的各adj_bit位的输出值。设计数器的计数结果为N，当时钟周期偏大，N小于N_Ref，此时数字逻辑控制单元的输出值调整为[adj_bit+1]，数字逻辑控制单元输出值的变化会导致电流镜开关阵列中输出电流大小的变化，该电流用于对时钟电路内部电容的充放电，电流的变化会使充放电时间发生变化，进而调整了输出时钟频率。时钟频率的变化又作为逻辑控制单元的输入，导致其内部计数器的计数值N发生变化。重复迭代数次，直至N的值满足N_Ref-1≤N≤N_Ref+1，此时输出时钟频率满足需求，校准完成。当时钟频率偏大时，计数结果N大于N_Ref+1，此时将adj_bit值调整为[adj_bit-1]，重复迭代数次，直至N的值满足N_Ref-1≤N≤N_Ref+1。上述方案在校准寄存器位宽为8的典型应用下，需要40次以上的校准，才能达到产生稳定的时钟，收敛速度很慢。
技术实现思路
为此，本专利技术提供一种SoC内置低功耗高精度高速振荡器的数字校准方法及装置，以解决现有技术中高速振荡器的频率校准由于算法而导致的收敛速度慢的问题。为了实现上述目的，本专利技术实施例提供如下技术方案：根据本专利技术实施例的第一方面，一种高速振荡器的校准方法，包括：获取片外辅助校准装置的基准频率；以及高速振荡器经校准后的输出频率；根据所述基准频率，使用二分法递进式快速修正校准算法对高速振荡器的输出频率进行频率校准，以使高速振荡器的最终的输出频率符合预期。进一步地，采用二分法递进式快速修正校准算法来对高速振荡器的输出频率进行频率校准，包括：经过若干校准周期进行校准；每一个校准周期中使用二分法递进式快速修正校准算法，使得高速振荡器的输出频率逐次逼近预期频率。进一步地，校准完成后，方法还包括：记录最后两个校准周期的cur_stat_cnt，分别记为stat_cnt[BT_MAX-1]、stat_cnt[BT_MAX]；以及记录对应的Trim1和Trim2；计算得到stat_cnt[BT_MAX]与cur_stat_cnt的差值A；计算stat_cnt[BT_MAX-1]与cur_stat_cnt的差值B；比较A与B的大小；如果A小于B，则确定Trim2作为校准寄存器的最终的Trim值；如果B小于A，则确定Trim1作为校准寄存器的最终的Trim值；所述cur_stat_cnt为一个校准周期内高速振荡器的时钟脉冲数量。根据本专利技术实施例的第二方面，一种高速振荡器的校准装置，包括：片外辅助校准装置、片内I/O复用管理模块、OSC数字快速校准频率模块、校准结果判决器、片内高速振荡器、嵌入式Flash；所述片外辅助装置中的上位机，用于控制Soc芯片开始进行校准以及接收校准结果成功与否的状态指示标志；片内校准寄存器，用于存储每一个校准周期结束后的Trim值；以及将所述Trim值发送给片内高速振荡器；片内高速振荡器，用于接收片内校准寄存器发送的每一个校准周期的Trim值；以及根据接收到的所述Trim值更新时钟频率，并且输出时钟频率给数字电路；OSC数字快速校准频率模块，用于获取片外校准辅助装置所提供的基准频率；以及高速振荡器经数字校准后输出的频率；采用二分法递进式快速修正校准算法进行计算，对高速振荡器的输出频率进行频率校准，以使高速振荡器的输出频率符合预期。进一步地，还包括：SoC芯片内的校准结果判决器；所述校准结果判决器，用于记录最后两次cur_stat_cnt，分别记为stat_cnt[BT_MAX-1]、stat_cnt[BT_MAX]；以及记录对应的Trim1和Trim2；计算得到stat_cnt[BT_MAX]与cur_stat_cnt的差值A；计算stat_cnt[BT_MAX-1]与cur_stat_cnt的差值B；比较A与B的大小；如果A小于B，则确定Trim2作为校准寄存器Trim值；如果B小于A，则确定Trim1作为校准寄存器Trim值。进一步地，还包括SoC芯片内的Flash存储器，用于存储数字校准后的最终Trim值。进一步地，所述校准寄存器的位宽参数可配，典型值为8位或12位。进一步地，所述片外校准辅助装置的上位机还用于，SoC芯片校准完成后，接收芯片发送的完成信息；以及开始校准时，向所述SoC芯片发送开始校准的命令。本专利技术实施例具有如下优点：一种SoC内置低功耗高精度高速振荡器的数字校准方法及装置，包括片外辅助校准装置、片内I/O复用管理模块、OSC快速校准频率模块、校准结果判决器、片内高速振荡器、嵌入式Flash。其中，二分法递进式快速修正校准算法，支持校准寄存器Trim位宽参数化可配置，以满足不同的SoC芯片校准误差需求；片内高速振荡器的数字校准流程，经过二分法递归判决，可以快速找到阈值，不仅提高效率，而且简洁。本专利技术还增加一级校准误差判决器，可进一步提高校准系统的半比特精度。此外，片外辅助校准装置提供低速的时钟基准，以及上位机校准操作界面，方便用户操作以及加速量产流程。附图说明为了更清楚地说明本专利技术的实施方式或现有技术中的技术方案，下面将对实施方式或现有技术描述中所需要使用的附图作简单地介绍。显而易见地，下面描述中的附图仅仅是示例性的，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图引申获得其它的实施附图。本说明书所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本专利技术可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本专利技术所能产生的功效及所能达成的目的本文档来自技高网...

【技术保护点】
1.一种高速振荡器的数字校准方法，其特征在于，包括：/n获取片外辅助校准装置的基准频率；以及高速振荡器经校准后的输出频率；/n根据所述基准频率，使用二分法递进式快速修正校准算法对高速振荡器的输出频率进行频率校准，以使高速振荡器的最终的输出频率符合预期。/n

【技术特征摘要】
1.一种高速振荡器的数字校准方法，其特征在于，包括：
获取片外辅助校准装置的基准频率；以及高速振荡器经校准后的输出频率；
根据所述基准频率，使用二分法递进式快速修正校准算法对高速振荡器的输出频率进行频率校准，以使高速振荡器的最终的输出频率符合预期。


2.如权利要求1所述的高速振荡器的数字校准方法，其特征在于，采用二分法递进式快速修正校准算法来对高速振荡器的输出频率进行频率校准，包括：
经过若干校准周期进行校准；每一个校准周期中使用二分法递进式快速修正校准算法，使得高速振荡器的输出频率逐次逼近预期频率。


3.如权利要求1所述的高速振荡器的数字校准方法，其特征在于，校准完成后，方法还包括：
记录最后两个校准周期的cur_stat_cnt，分别记为stat_cnt[BT_MAX-1]、stat_cnt[BT_MAX]；以及记录对应的Trim1和Trim2；
计算得到stat_cnt[BT_MAX]与cur_stat_cnt的差值A；
计算stat_cnt[BT_MAX-1]与cur_stat_cnt的差值B；
比较A与B的大小；
如果A小于B，则确定Trim2作为校准寄存器的最终的Trim值；
如果B小于A，则确定Trim1作为校准寄存器的最终的Trim值；
所述cur_stat_cnt为一个校准周期内高速振荡器的时钟脉冲数量。


4.一种高速振荡器的数字校准装置，其特征在于，包括：片外辅助校准装置、片内I/O复用管理模块、OSC数字快速频率校准模块、校准结果判决器、片内高速振荡器、嵌入式Flash；
所述片外辅助校准装置中的上位机，用于控制SoC芯片开始进行校准以及接收校准结果成功与否的状态指示标志；
片内校准寄存器，用于存储每一个校准周...

【专利技术属性】
技术研发人员：陈伟杰，
申请(专利权)人：核芯互联科技青岛有限公司，
类型：发明
国别省市：山东;37