一种低功耗的D触发器制造技术

本发明专利技术公开了一种低功耗的D触发器，包括：用于产生D触发器的真输入信号和互补输入信号的两个非门；用于实现逻辑门上拉网络和下拉网络互补工作的六个或非门；D触发器的信号包括时钟信号端、数据信号端、电源端、接地端及输出端。本发明专利技术实现逻辑门上拉网络和下拉网络的互补工作，极大地减小了单极型电路的功耗，并实现了满摆幅的输出电压。

A low power D flip-flop

【技术实现步骤摘要】
一种低功耗的D触发器
本专利技术涉及一种半导体集成电路，具体涉及一种低功耗的D触发器。
技术介绍
D触发器是一般时序电路的记忆单元，能够记忆数字电路的当前状态，保存当前的运算结果。边沿触发的D触发器受输入端的毛刺信号影响小，工作状态稳定，因而常作为基本单元用于组成环形振荡器、数据寄存器及计数器等更复杂的模块。金属氧化物薄膜晶体管多表现出n型导电特性，难以制备出性能匹配的p型金属氧化物薄膜晶体管，故在由薄膜晶体管构成的数字逻辑电路中，我们多采用仅由n型薄膜晶体管组成的单极电路。而单极电路无法形成互补式推挽结构，存在由静态直流通路引起的功耗问题。基于薄膜晶体管的逻辑门，当输入信号为低电平时，若没有来自外部输入的高电平信号，如何开启上拉网络是待解决的问题。
技术实现思路
为了克服现有技术中的单极D触发器静态功耗大的问题，本专利技术提供一种低功耗的D触发器。本专利技术采用如下技术方案：一种低功耗的D触发器，包括：用于产生D触发器的真输入信号和互补输入信号的两个非门；用于实现逻辑门上拉网本文档来自技高网...

【技术保护点】
1.一种低功耗的D触发器，其特征在于，包括：/n用于产生D触发器的真输入信号和互补输入信号的两个非门；/n用于实现逻辑门上拉网络和下拉网络互补工作的六个或非门；/nD触发器的信号包括时钟信号端(CLK)、数据信号端(D)、电源端(V

【技术特征摘要】
1.一种低功耗的D触发器，其特征在于，包括：
用于产生D触发器的真输入信号和互补输入信号的两个非门；
用于实现逻辑门上拉网络和下拉网络互补工作的六个或非门；
D触发器的信号包括时钟信号端(CLK)、数据信号端(D)、电源端(VDD)、接地端(GND)及输出端(OUT)。


2.根据权利要求1所述的D触发器，其特征在于，
所述两个非门包括零号非门(X0)及七号非门(X7)；
所述六个或非门包括第一或非门(X1)、第二或非门(X2)、第三或非门(X3)、第四或非门(X4)、第五或非门(X5)及第六或非门(X6)；
具体连接方式：
零号非门(X0)的输入端和数据信号(D)相连，其输出端和数据信号(D)与第一或非门X1的一对互补输入端连接，第一或非门X1的另一对互补输入端与第二或非门X2的互补输出端连接，其互补输出端和第四或非门X4的一对互补输入端相连；
七号非门(X7)的输入端与时钟信号(CLK)连接，其输出端与时钟信号(CLK)均与第二或非门(X2)的一对互补输入端及第三或非门(X3)的一对互补输入端连接，第二或非门(X2)的另一对互补输入端与第三或非门(X3)的互补输出端连接，
第三或非门(X3)的另一对互补输入端和第四或非门(X4)的互补输出端连接；
第四或非门(X4)的另一对互补输入端与第三或非门(X3)的互补输出端连接；
第五或非门(X5)的一对互补输入端和第二或非门(X2)的互补输出端相连，另一对互补输入端和第六或非门(X6)的互补输出端相连，第五或非门(X5)的互补输出端和第六或非门(X6)的一对互补输入端相连；
第六或非门(X6)的一对互补输入端和第三或非门(X3)的互补输出端相连，另一对互补输入端和第五或非门(X5)的互补输出端相连，其互补输出端和第五或非门(X5)的一对互补输入端相连。


3.根据权利要求1所述的D触发器，其特征在于，所述非门为...

【专利技术属性】
技术研发人员：吴为敬，翁树锋，林奕圳，徐苗，王磊，彭俊彪，
申请(专利权)人：华南理工大学，
类型：发明
国别省市：广东;44