像素电路制造技术

一种像素电路，包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管、存储电容及有机发光二极管。第一晶体管、第三晶体管、第六晶体管及有机发光二极管串接于系统高电压与系统低电压。第二晶体管及第四晶体管串接于数据信号与第三晶体管的控制端。存储电容耦接于第一晶体管与第三晶体管的连接点与第二晶体管与第四晶体管的连接点。第五晶体管可传送重置电压至第三晶体管。第七晶体管及第八晶体管串接于系统高电压与参考电压，第七晶体管及第八晶体管的连接点耦接至第三晶体管的控制端。

Pixel circuit

【技术实现步骤摘要】
像素电路
本专利技术涉及一种像素电路，且特别涉及一种自发光显示面板的像素电路。
技术介绍
在显示面板中，通过面板工艺所形成的晶体管会有漏电流的产生，导致电容中电荷的流失比预期的快，影响像素电路中的发光元件所产生的亮度。因此，需要一种新颖的像素电路来改善或抑制漏电流的影响。
技术实现思路
本专利技术提供一种像素电路，提供流入驱动有机发光二极管的晶体管的控制端的漏电流路径及自驱动有机发光二极管的晶体管的控制端流出的漏电流路径，借此改善抑制漏电流对驱动有机发光二极管的晶体管的控制端的影响，以抑制影像的闪烁。本专利技术的像素电路，包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管、存储电容及有机发光二极管。第一晶体管具有接收一系统高电压的第一端、一第二端及接收第一发光信号的控制端。存储电容，具有耦接第一晶体管的第二端的一第一端、及一第二端。第二晶体管具有接收一数据信号的第一端、第二端及接收第一扫描信号或第二发光信号的一控制端。第三晶体管具有耦接第一晶体管的第二端的第一端、第二端本文档来自技高网...

【技术保护点】
1.一种像素电路，包括：/n一第一晶体管，具有接收一系统高电压的一第一端、一第二端及接收一第一发光信号的一控制端；/n一存储电容，具有耦接该第一晶体管的该第二端的一第一端、及一第二端；/n一第二晶体管，具有接收一数据信号的一第一端、一第二端及接收一第一扫描信号或一第二发光信号的一控制端；/n一第三晶体管，具有耦接该第一晶体管的该第二端的一第一端、一第二端及一控制端；/n一第四晶体管，具有耦接该第二晶体管的该第二端的一第一端、耦接该第三晶体管的该控制端的一第二端及接收该第一扫描信号或该第二发光信号的一控制端；/n一第五晶体管，具有接收一重置电压或该第一扫描信号的一第一端、耦接该第三晶体管的该第二...

【技术特征摘要】
20190916 TW 1081331511.一种像素电路，包括：
一第一晶体管，具有接收一系统高电压的一第一端、一第二端及接收一第一发光信号的一控制端；
一存储电容，具有耦接该第一晶体管的该第二端的一第一端、及一第二端；
一第二晶体管，具有接收一数据信号的一第一端、一第二端及接收一第一扫描信号或一第二发光信号的一控制端；
一第三晶体管，具有耦接该第一晶体管的该第二端的一第一端、一第二端及一控制端；
一第四晶体管，具有耦接该第二晶体管的该第二端的一第一端、耦接该第三晶体管的该控制端的一第二端及接收该第一扫描信号或该第二发光信号的一控制端；
一第五晶体管，具有接收一重置电压或该第一扫描信号的一第一端、耦接该第三晶体管的该第二端的一第二端及接收该第一扫描信号或该第二发光信号的一控制端；
一第六晶体管，具有耦接该第三晶体管的该第二端的一第一端、一第二端及接收该第一发光信号的一控制端；
一第七晶体管，具有接收该系统高电压的一第一端、耦接该第三晶体管的该控制端的一第二端及接收一第二扫描信号的一控制端；
一第八晶体管，具有耦接该第三晶体管的该控制端的一第一端、接收一参考电压的一第二端及接收一第三扫描信号的一控制端；以及
一有机发光二极管，具有耦接该第六晶体管的该第二端的一阳极及接收一系统低电压的一阴极。


2.如权利要求1所述的像素电路，其中该第一晶体管、该第二晶体管、该第三晶体管、该第四晶体管、该第五晶体管、该第六晶体管、该第七晶体管及该第八晶体管分别为低温多晶硅晶体管。


3.如权利要求2所述的像素电路，其中该第一晶体管、该第二晶体管、该第三晶体管、该第四晶体管、该第五晶体管、该第六晶体管、该第七晶...

【专利技术属性】
技术研发人员：郑贸薰，洪嘉泽，
申请(专利权)人：友达光电股份有限公司，
类型：发明
国别省市：中国台湾;71