一种基于集成电路圆片坐标分区的工程分析测试的方法技术

本发明专利技术公开了一种基于集成电路圆片坐标分区的工程分析评估、测试验证的方法。在芯片级进行工程分析的整个流程会包含圆片加工、圆片测试、样片封装、样片验证、样片性能分析等多个环节。本发明专利技术所述的方法能够有效提升多因素组合调试项的验证和评估的效率。本方法基于圆片坐标分区方案的设计，在圆片测试阶段将一枚圆片上的芯片分区执行不同的组合调试项,并通过map图后处理,实现各类芯片的差异化标记,最终实现封装后芯片的分类验证和评估。此方法的好处在于可将串行的验证转为并行,同时可以有效避免不同圆片间的工艺差异出现的局部特征失效图形影响最终评估结论的问题。而且还降低了圆片测试程序开发的难度，更容易实现。

A method of engineering analysis and test based on the coordinate division of IC wafer

【技术实现步骤摘要】
一种基于集成电路圆片坐标分区的工程分析测试的方法
本专利技术属于集成电路芯片的测试开发领域，具体涉及不同组合调试项的芯片功能性能验证的工程验证工作。
技术介绍
随着半导体加工工艺尺寸的进一步缩小，在深亚微米级，很多集成电路芯片都很难做到不通过调整Trim或配置参数就能够保证良率和一致性。尤其是对于NVM或RAM等小尺寸图形集中的模块内部，或者系统设计中余量较小的一些关键的模拟参数，通常都需要进行Trim或配置参数的调整，来保证芯片功能性能的一致。而且有些参数还可能会存在只有一些特定的组合调试项才能使其最优化。对于产品分析评估与测试验证而言，有时芯片整体性能的不足又不一定能够在一次测试中就全部暴露出来，需要在芯片应用环境中做充分的评估和验证。这就要求工程技术人员需要从十几甚至几十种组合优化调试项中才能找出几种最佳优化调试项。然而，如果按照传统的方法对每种优化调试项一一进行加工、测试、封装、验证、分析评估的话，那工程周期则势必会非常长，难以满足产品快速上市的需要。鉴于上述原因，需要尽可能地缩减整个工程周期，充分利用圆片阶段的特点，并行完成多本文档来自技高网...

【技术保护点】
1.一种基于集成电路圆片坐标分区的工程分析测试的方法，其特征在于,在圆片级测试时,利用坐标分区方案实现芯片分类，进而实现芯片分类封装，实现组合调试项的并行分析评估和测试验证,主要步骤包括：1)在芯片设计阶段，设计相应的方法将芯片在圆片测试时的坐标信息记录在芯片中；2)按照需求，进行圆片坐标分区方案设计，并在ATE测试程序中，将不同组合调试项的配置参数分别按上述方案写入指定区域的芯片内；3)将圆片测试后的map文件进行后期处理，实现不同分区芯片分类标记，进而分类捡拾封装；4)对分类标记的map图进行各分区圆片测试良率、失效图形的分析；5)对分类封装的样品进行各分区样品后续的分析评估和测试验证。/...

【技术特征摘要】
1.一种基于集成电路圆片坐标分区的工程分析测试的方法，其特征在于,在圆片级测试时,利用坐标分区方案实现芯片分类，进而实现芯片分类封装，实现组合调试项的并行分析评估和测试验证,主要步骤包括：1)在芯片设计阶段，设计相应的方法将芯片在圆片测试时的坐标信息记录在芯片中；2)按照需求，进行圆片坐标分区方案设计，并在ATE测试程序中，将不同组合调试项的配置参数分别按上述方案写入指定区域的芯片内；3)将圆片测试后的map文件进行后期处理，实现不同分区芯片分类标记，进而分类捡拾封装；4)对分类标记的map图进行各分区圆片测试良率、失效图形的分析；5)对分类封装的样品进行各分区样品后续的分析评估和测试验证。


2.根据权利要求1所述的方法，其特征在于，所述步骤1)在芯片设计阶段，设计相应的方法将芯片在圆片测试时的坐标信息记录在芯片中：为了便于圆片减划封装后，识别芯片采用的是哪种调试项进行测试的，利用芯片内部的存数单元，实现组合调试项的标记以及芯片在圆片上的坐标可记录到芯片内,同时可通过外部命令，读出写在芯片内部的参数配置和坐标。


3.根据权利要求1所述的方法，其特征在于，所述步骤2)按照需求，进行圆片坐标分区方案设计，并在ATE测试程序中，将不同组合调试项的配置参数分别按上述方案写入指定区域的芯片内：按照后期并行分析的需求，进行圆片坐标分区方案设计，即以并行分析的需求，让X/Y坐标的规律性变化与调试...

【专利技术属性】
技术研发人员：鲁小妹，姜京哲，
申请(专利权)人：北京中电华大电子设计有限责任公司，
类型：发明
国别省市：北京;11