LDPC编译码方法及系统技术方案

本发明专利技术公开了LDPC编译码方法及系统。涉及通信领域，其中，方法通过构建不同码长对应的可重配置模块，其中，可重配置模块包括：LDPC编码可重配置模块或LDPC译码可重配置模块；然后创建物理约束区域作为可重配置分区，并为每一个可重配置分区设置一个可重配置模块，再进行每个可重配置分区的布线设计，布线设计完成后，为每个可重配置分区创建比特流，在FPGA上运行比特流进行LDPC编码或LDPC译码。实现了基于可重构FPGA的LDPC编译码过程，能够根据不同的通信可靠性需求，在硬件上变换不同的LDPC编码码长，利用FPGA的部分可重配功能实现不同码长的LDPC编译码功能，在避免重配发生通信中断的同时节省FPGA的逻辑资源，提高了卫星信道编码过程的适应性和灵活性。

LDPC coding method and system

【技术实现步骤摘要】
LDPC编译码方法及系统
本专利技术涉及通信领域，尤其是涉及一种LDPC编译码方法及系统。
技术介绍
随着通信技术的不断进步，人们对于无线通信质量的要求也越来越高。例如通过将地面网络和卫星网络融合进行通信以提高通信质量，但是在该场景下卫星信道编码如何应对不断变化的恶劣信道环境是所要面临的主要技术挑战。例如常见的LDPC码面对恶劣的卫星信道条件下采用改变码字码长的方式，或者通过改变译码算法来提高纠错能力，但是一般情况下译码算法采用的是适合硬件运行的算法，轻易改变的成本较高。对于一般FPGA，实现不同码长的LDPC编译码有两种方式。第一种方法是通过加载不同码长LDPC码编译码器对应的比特流实现，这种方式虽然可以节省逻辑资源，但是在加载编译码器的比特流时FPGA不能正常工作，会导致短暂的通信中断。第二种方法是在一个工程中同时实现不同码长的LDPC码编译码器，通过选通信号来控制不同码长编译码器的运行。这种方式可以实现不同码长编译码器的快速切换，减少通信中断的时间，但是需要较多的逻辑资源，而且会造成FPGA逻辑资源的浪费。r>专利技术本文档来自技高网...

【技术保护点】
1.一种LDPC编译码方法，其特征在于，包括：/n构建不同码长对应的可重配置模块，所述可重配置模块包括：LDPC编码可重配置模块或LDPC译码可重配置模块；/n创建物理约束区域作为可重配置分区，并为每一个可重配置分区设置一个可重配置模块；/n进行每个所述可重配置分区的布线设计；/n布线设计完成后，为每个所述可重配置分区创建比特流，在FPGA上运行所述比特流进行LDPC编码或LDPC译码。/n

【技术特征摘要】
1.一种LDPC编译码方法，其特征在于，包括：
构建不同码长对应的可重配置模块，所述可重配置模块包括：LDPC编码可重配置模块或LDPC译码可重配置模块；
创建物理约束区域作为可重配置分区，并为每一个可重配置分区设置一个可重配置模块；
进行每个所述可重配置分区的布线设计；
布线设计完成后，为每个所述可重配置分区创建比特流，在FPGA上运行所述比特流进行LDPC编码或LDPC译码。


2.根据权利要求1所述的一种LDPC编译码方法，其特征在于，进行布线设计后，运行验证程序判断所有的可重配置模块是否都符合FPGA部分可重配置设计规则的约束，验证成功后为每个所述可重配置分区创建比特流。


3.根据权利要求1所述的一种LDPC编译码方法，其特征在于，还包括对每个所述可重配置分区上进行配置属性设置，所述配置属性设置包括：配置后重启、配置分区大小调整。


4.根据权利要求1所述的一种LDPC编译码方法，其特征在于，构建所述LDPC编码可重配置模块用于执行LDPC编码过程，所述LDPC编码过程具体包括：
将输入的待编码的源数据进行缓存；
对所述源数据进行迭代生成第一校验位；
利用所述第一校验位和所述源数据依次计算得到第二校验位；
将所述源数据、所述第一校验位、所述第二校验位进行拼接，输出作为编码数据。


5.根据权利要求1所述的一种LDPC编译码方法，其特征在于，构建所述LDPC译码可重配置模块用于执行LDPC译码过程，所述LDPC译码过程具体包括：
利用输入的编码数据初始化源数据概率存储器；
进行变量节点更新步骤，指从所述源数据概率存储器中读取数据，进行...

【专利技术属性】
技术研发人员：闫泽涛，冯汉炯，李德志，
申请(专利权)人：深圳市航天华拓科技有限公司，深圳航天科技创新研究院，
类型：发明
国别省市：广东;44