一种指令的相关性验证方法、装置、电子设备及存储介质制造方法及图纸

本发明专利技术公开了一种指令的相关性验证方法、装置、电子设备及存储介质。该方法包括：分别执行多个第一验证程序、多个第二验证程序，以及多个第三验证程序，得到验证结果；其中，第一验证程序和第二验证程序均由一个或多个激励测试程序构成；第三验证程序由随机选取的第一验证程序和第二验证程序构成；每个激励测试程序均包含一组数据相关、结构相关或控制相关的指令。第一验证程序所包含指令的个数，小于等于图形处理器的指令发射窗口的大小；第二验证程序所包含指令的个数，大于该指令发射窗口的大小；本发明专利技术可以全面地获知图形处理器中容易出现的指令相关的各种情况，从而可以提高指令的相关性验证结果对于规避指令相关的情况的指导价值。

A verification method, device, electronic equipment and storage medium of instruction correlation

【技术实现步骤摘要】
一种指令的相关性验证方法、装置、电子设备及存储介质
本专利技术属于计算机图形领域，具体涉及一种指令的相关性验证方法、装置、电子设备及存储介质。
技术介绍
在计算机图形领域中，图形处理器中所运行的指令是否相关，是影响程序的执行效率和执行正确率的重要因素。这里，指令相关，包括数据相关、结构相关以及控制相关。其中，指令相关是指运行指令时所涉及的数据相关；结构相关是指运行指令时所需的硬件结构资源相关；控制相关是指指令的流水处理过程相关。为了提高程序的执行效率和执行正确率，有必要在图形处理器中预先进行指令相关的验证，进而以验证结果为指导，规避在图形处理器中容易出现的指令相关的情况。相关技术中，应用于图形处理器中的指令的相关性验证方法中，通常针对每种类型的指令相关，单独编写验证程序；然后，依次运行所编写的各个验证程序，得到图形处理器中的指令的相关性验证结果。然而，专利技术人发现，相关技术中所得到的指令的相关性验证结果，并不足以全面地获知图形处理器中容易出现的指令相关的各种情况，从而使得指令的相关性验证结果对于规避指令相关的情况的指导价值较低。
技术实现思路
为了解决现有技术中存在的上述问题，本专利技术提供了一种相关性的验证方法、装置、电子设备及存储介质。本专利技术要解决的技术问题通过以下技术方案实现：第一方面，本专利技术实施例提供了一种指令的相关性验证方法，应用于电子设备，所述电子设备包含有图形处理器，所述方法包括：分别执行预设的多个第一验证程序，得到第一验证结果；其中，任一所述第一验证程序由从预设的多个激励测试程序中选取的一个或多个激励测试程序构成；每个所述激励测试程序均包含一组数据相关、结构相关或控制相关的指令，且构成任一第一验证程序的激励测试程序所包含指令的个数总和不大于所述图形处理器的指令发射窗口的大小所指示的指令发射个数；分别执行预设的多个第二验证程序，得到第二验证结果；其中，任一所述第二验证程序由从所述多个激励测试程序中选取的一个或多个激励测试程序构成，且构成任一所述第二验证程序的激励测试程序所包含指令的个数总和大于所述图形处理器的指令发射窗口的大小所指示的指令发射个数；分别执行预设的多个第三验证程序，得到第三验证结果；其中，任一所述第三验证程序，由随机选取的至少一个第一验证程序和至少一个第二验证程序构成。在本专利技术的一个实施例中，所述分别执行预设的多个第二验证程序，得到第二验证结果的步骤，包括：针对每个第二验证程序，按照所述指令发射窗口的大小所指示的指令发射个数，将该第二验证程序所包含的激励测试程序中的指令，成组的发射到所述图形处理器的指令执行单元中执行，得到每组指令的执行结果；根据每组非第一组的指令的执行结果，确定该组指令中的指令与上一组指令中未执行写回操作的指令与是否相关的验证信息，得到多个验证信息，并将所述多个验证信息作为第二验证结果。在本专利技术的一个实施例中，任一所述激励测试程序为以预设的多种参考信息中的至少一种作为参考所构建的程序；其中，所述多种参考信息包括：所述图形处理器的寄存器读写通路、所述图形处理器包含的各个指令执行单元的种类、每种类型的指令执行单元的数量、每种类型的指令执行单元的处理流水结构、每种类型的指令执行单元的指令执行周期，以及每种类型的指令执行单元读写指令的读写操作类型。在本专利技术的一个实施例中，当构建包含有数据相关的指令的激励测试程序时，作为参考的参考信息包括：指令执行单元读写指令的读写操作类型、指令执行单元的流水处理结构，以及指令执行单元的指令执行周期。在本专利技术的一个实施例中，包含有结构相关的指令的激励测试程序包括：包含有指令执行单元相关的指令的激励测试程序，以及包含有寄存器读写通路相关的指令的激励测试程序；其中，当构建包含有指令执行单元相关的指令的激励测试程序时，作为参考的参考信息包括：所述图形处理器包含的各个指令执行单元的种类、每种类型的指令执行单元的数量、每种类型的指令执行单元的处理流水结构，以及每种类型的指令执行单元的指令执行周期；当构建包含有寄存器读写通路相关的指令的激励测试程序时，作为参考的参考信息包括：所述图形处理器的寄存器读写通路、每种类型的指令执行单元读写指令的读写操作类型以及每种类型的指令执行单元的指令执行周期。在本专利技术的一个实施例中，当构建包含有控制相关的指令的激励测试程序时，作为参考的参考信息包括：每个指令执行单元的处理流水结构和每个指令执行单元的指令执行周期。在本专利技术的一个实施例中，所述指令具体为所述图形处理器中的染色器指令。第二方面，本专利技术实施例提供了一种指令的相关性验证装置，应用于电子设备，所述电子设备包含有图形处理器，所述装置包括：第一执行模块，用于分别执行预设的多个第一验证程序，得到第一验证结果；其中，任一所述第一验证程序由从预设的多个激励测试程序中选取的一个或多个激励测试程序构成；每个所述激励测试程序均包含一组数据相关、结构相关或控制相关的指令，且构成任一第一验证程序的激励测试程序所包含指令的个数总和不大于所述图形处理器的指令发射窗口的大小所指示的指令发射个数；第二执行模块，用于分别执行预设的多个第二验证程序，得到第二验证结果；其中，任一所述第二验证程序由从所述多个激励测试程序中选取的一个或多个激励测试程序构成，且构成任一所述第二验证程序的激励测试程序所包含指令的个数总和大于所述图形处理器的指令发射窗口的大小所指示的指令发射个数；第三执行模块，用于分别执行预设的多个第三验证程序，得到第三验证结果；其中，任一所述第三验证程序，由随机选取的至少一个第一验证程序和至少一个第二验证程序构成。在本专利技术的一个实施例中，所述第二执行单元，具体用于：针对每个第二验证程序，按照所述指令发射窗口的大小所指示的指令发射个数，将该第二验证程序所包含的激励测试程序中的指令，成组的发射到所述图形处理器的指令执行单元中执行，得到每组指令的执行结果；根据每组非第一组的指令的执行结果，确定该组指令中的指令与上一组指令中未执行写回操作的指令与是否相关的验证信息，得到多个验证信息，并将所述多个验证信息作为第二验证结果。在本专利技术的一个实施例中，任一所述激励测试程序为以预设的多种参考信息中的至少一种作为参考所构建的程序；其中，所述多种参考信息包括：所述图形处理器的寄存器读写通路、所述图形处理器包含的各个指令执行单元的种类、每种类型的指令执行单元的数量、每种类型的指令执行单元的处理流水结构、每种类型的指令执行单元的指令执行周期，以及每种类型的指令执行单元读写指令的读写操作类型。在本专利技术的一个实施例中，当构建包含有数据相关的指令的激励测试程序时，作为参考的参考信息包括：指令执行单元读写指令的读写操作类型、指令执行单元的流水处理结构，以及指令执行单元的指令执行周期。在本专利技术的一个实施例中，包含有结构相关的指令的激励测试程序包括：包含有指令执行单元相关的指令的激励测试程序，以及本文档来自技高网...

【技术保护点】
1.一种指令的相关性验证方法，其特征在于，应用于电子设备，所述电子设备包含有图形处理器，所述方法包括：/n分别执行预设的多个第一验证程序，得到第一验证结果；其中，任一所述第一验证程序由从预设的多个激励测试程序中选取的一个或多个激励测试程序构成；每个所述激励测试程序均包含一组数据相关、结构相关或控制相关的指令，且构成任一第一验证程序的激励测试程序所包含指令的个数总和不大于所述图形处理器的指令发射窗口的大小所指示的指令发射个数；/n分别执行预设的多个第二验证程序，得到第二验证结果；其中，任一所述第二验证程序由从所述多个激励测试程序中选取的一个或多个激励测试程序构成，且构成任一所述第二验证程序的激励测试程序所包含指令的个数总和大于所述图形处理器的指令发射窗口的大小所指示的指令发射个数；/n分别执行预设的多个第三验证程序，得到第三验证结果；其中，任一所述第三验证程序，由随机选取的至少一个第一验证程序和至少一个第二验证程序构成。/n

【技术特征摘要】
1.一种指令的相关性验证方法，其特征在于，应用于电子设备，所述电子设备包含有图形处理器，所述方法包括：
分别执行预设的多个第一验证程序，得到第一验证结果；其中，任一所述第一验证程序由从预设的多个激励测试程序中选取的一个或多个激励测试程序构成；每个所述激励测试程序均包含一组数据相关、结构相关或控制相关的指令，且构成任一第一验证程序的激励测试程序所包含指令的个数总和不大于所述图形处理器的指令发射窗口的大小所指示的指令发射个数；
分别执行预设的多个第二验证程序，得到第二验证结果；其中，任一所述第二验证程序由从所述多个激励测试程序中选取的一个或多个激励测试程序构成，且构成任一所述第二验证程序的激励测试程序所包含指令的个数总和大于所述图形处理器的指令发射窗口的大小所指示的指令发射个数；
分别执行预设的多个第三验证程序，得到第三验证结果；其中，任一所述第三验证程序，由随机选取的至少一个第一验证程序和至少一个第二验证程序构成。


2.根据权利要求1所述的方法，其特征在于，所述分别执行预设的多个第二验证程序，得到第二验证结果的步骤，包括：
针对每个第二验证程序，按照所述指令发射窗口的大小所指示的指令发射个数，将该第二验证程序所包含的激励测试程序中的指令，成组的发射到所述图形处理器的指令执行单元中执行，得到每组指令的执行结果；
根据每组非第一组的指令的执行结果，确定该组指令中的指令与上一组指令中未执行写回操作的指令与是否相关的验证信息，得到多个验证信息，并将所述多个验证信息作为第二验证结果。


3.根据权利要求1所述的方法，其特征在于，任一所述激励测试程序为以预设的多种参考信息中的至少一种作为参考所构建的程序；
其中，所述多种参考信息包括：所述图形处理器的寄存器读写通路、所述图形处理器包含的各个指令执行单元的种类、每种类型的指令执行单元的数量、每种类型的指令执行单元的处理流水结构、每种类型的指令执行单元的指令执行周期，以及每种类型的指令执行单元读写指令的读写操作类型。


4.根据权利要求3所述的方法，其特征在于，当构建包含有数据相关的指令的激励测试程序时，作为参考的参考信息包括：
指令执行单元读写指令的读写操作类型、指令执行单元的流水处理结构，以及指令执行单元的指令执行周期。


5.根据权利要求3所述的方法，其特征在于，包含有结构相关的指令的激励测试程序包括：包含有指令执行单元相关的指令的激励测试程序，以及包含有寄存器读写通路相关...

【专利技术属性】
技术研发人员：苏东阁，孙成璐，杨寒雪，刘红红，纪楠，薛凌艺，
申请(专利权)人：西安翔腾微电子科技有限公司，
类型：发明
国别省市：陕西;61