本实用新型专利技术公开了一种在不提高采样率情况下提高有效采样带宽的系统，包括射频模块和FPGA，还包括零中频AD芯片，所述零中频AD芯片的输入端连接所述射频模块的输出端，零中频AD芯片的输出端连接所述FPGA的输入端，零中频AD芯片用于将射频模块输入的射频模拟信号采样并模数转换后得到基带I路数字信号和基带Q路数字信号，并将所述基带I路数字信号和基带Q路数字信号分别输入FPGA。本实用新型专利技术通过使用零中频AD采样技术，在不提高采样率的情况下提高有效采样带宽，解决了现有技术中提高采样带宽需要同步提高采样率由此带来的AD芯片选型困难、成本高以及对FPGA要求高的问题。
A system to improve the effective sampling bandwidth without increasing the sampling rate
【技术实现步骤摘要】
一种在不提高采样率情况下提高有效采样带宽的系统
本技术涉及无线电通信和无线电频谱检测
，具体的说，是一种在不提高采样率情况下提高有效采样带宽的系统。
技术介绍
在无线电通信和频谱监测领域，通常需要快速扫频以监测对应无线电波段信号的变化，想要提高扫频速度的最直接的方式为提高扫频的带宽。提高扫频的带宽的同时，需要同步提高采样率，而提高采样率以后，不仅AD芯片的选型变得困难，AD芯片的成本会提高，同时需要进行更高速的信号处理，对FPGA的处理能力和FPGA的编程水平都有更高的要求，FPGA芯片的成本也会提高。现有技术中尚没有在不提高采样率情况下提高有效采样带宽的方案。
技术实现思路
本技术的目的在于提供一种在不提高采样率情况下提高有效采样带宽的系统，用于解决现有技术中提高采样带宽需要同步提高采样率由此带来的AD芯片选型困难、成本高以及对FPGA要求高的问题。本技术通过下述技术方案解决上述问题：一种在不提高采样率情况下提高有效采样带宽的系统，包括射频模块和FPGA，还包括零中频AD芯片，所述零中频AD芯片的输入端连接所述射频模块的输出端，零中频AD芯片的输出端连接所述FPGA的输入端，零中频AD芯片用于将射频模块输入的射频模拟信号采样并模数转换后得到基带I路数字信号和基带Q路数字信号，并将所述基带I路数字信号和基带Q路数字信号分别输入FPGA。进一步地，所述零中频AD芯片包括压控振荡器、第一混频器、第二混频器、第一模数转换单元和第二模数转换单元，所述第一混频器接收所述射频模块输出的射频模拟信号以及所述压控振荡器的第一路输出信号并输出基带I路模拟信号至第一模数转换单元，所述第二混频器接收射频模块输出的射频模拟信号以及压控振荡器的第二路输出信号并输出基带Q路模拟信号至第二模数转换单元，所述第一模数转换单元和第二模数转换单元的输出端分别连接所述FPGA的两路信号输入端。进一步地，所述零中频AD芯片可采用如下芯片：ADRV9008/ADRV9009/AD9361/AD9371。本技术与现有技术相比，具有以下优点及有益效果：本技术通过使用零中频AD采样技术，在不提高采样率的情况下提高有效采样带宽，解决了现有技术中提高采样带宽需要同步提高采样率由此带来的AD芯片选型困难、成本高以及对FPGA要求高的问题。附图说明图1为现有技术中实数采样的原理图；图2为本技术的原理框图；图3为本技术的电路原理图；图4为信号的波形图；图5为现有技术中对图4的信号进行实数采样的频谱图，其中负半频谱为正半频谱的镜像；图6为对图4的信号进行零中频AD采样的频谱图。具体实施方式下面结合实施例对本技术作进一步地详细说明，但本技术的实施方式不限于此。实施例1：现有技术中的实数采样如图1所示，其是将射频模块的中频模拟信号在AD芯片中进行模数转换，得到中频数字信号，然后在输入FPGA信号中分别与数字控制振荡器(NCO，numericallycontrolledoscillator)进行混频后得到基带I路数字信号、基带Q路数字信号，在分别进行信号处理。这种情况下，如果要提高扫描的带宽的同时，需要同步提高采样率，而提高采样率以后，不仅AD芯片的选型变得困难、AD芯片的成本提高，同时还需要进行更高速的信号处理，对FPGA的处理能力和FPGA的编程水平都有更高的要求，FPGA的成本也会提高。结合图2所示，本方案提出一种在不提高采样率情况下提高有效采样带宽的系统，包括射频模块和FPGA，还包括零中频AD芯片，所述零中频AD芯片的输入端连接所述射频模块的输出端，零中频AD芯片的输出端连接所述FPGA的输入端，零中频AD芯片用于将射频模块输入的射频模拟信号采样并模数转换后得到基带I路数字信号和基带Q路数字信号，并将所述基带I路数字信号和基带Q路数字信号分别输入FPGA。射频模块得到的射频模拟信号送到零中频AD芯片采样后，将基带I、Q两路数字信号数据送到FPGA进行数字信号处理。由于同时对I、Q两路信号进行采样，同样采样率同样时间得到的采样点数为实数采样的两倍。通过这种方式，当采样率为NHz时，FPGA即可得到有效带宽为NHz的数字信号来进行信号处理，在采样率不变的情况下将有效带宽提高一倍。实施例2：在实施例1的基础上，结合图2和图3所示，所述零中频AD芯片包括压控振荡器、第一混频器、第二混频器、第一模数转换单元和第二模数转换单元，所述第一混频器接收所述射频模块输出的射频模拟信号以及所述压控振荡器的第一路输出信号并输出基带I路模拟信号至第一模数转换单元，所述第二混频器接收射频模块输出的射频模拟信号以及压控振荡器的第二路输出信号并输出基带Q路模拟信号至第二模数转换单元，所述第一模数转换单元和第二模数转换单元的输出端分别连接所述FPGA的两路信号输入端。在零中频AD芯片中，先将射频模拟信号分别与压控振荡器产生的信号进行混频后得到基带I路模拟信号和基带Q路模拟信号，再分别对其进行模数转换，得到基带I路数字信号和基带Q路数字信号，并输入FPGA的信号处理电路中，不需要提高采样率即可提高有效采样带宽，降低了AD芯片的选型难度和成本，降低FPGA的成本。进一步地，所述零中频AD芯片采用芯片ADRV9008或者芯片ADRV9009。例如，当无线电监测中接收到一个信号时候，设其本身的波形如图4所示，由于现有技术中采用实数采样，设采样率为NHz，由于实数采样缺少一半频谱信息，其负半频谱为正半频谱的复制，因此这种方式能采样的有效带宽仅为N/2Hz，当信号的带宽>N/2Hz时，其得到的频谱会产生混叠，如图5所示。而采用零中频AD采样的方式，采样率同样为NHz，由于这种采样方式可以采得I、Q两路实数信号，其负半频谱也有原始信号的频谱信息，因此这种采样方式的有效带宽为NHz，为实数采样方式可采得的有效带宽的2倍，提高了一倍的有效采样带宽，如图6所示。尽管这里参照本技术的解释性实施例对本技术进行了描述，上述实施例仅为本技术较佳的实施方式，本技术的实施方式并不受上述实施例的限制，应该理解，本领域技术人员可以设计出很多其他的修改和实施方式，这些修改和实施方式将落在本申请公开的原则范围和精神之内。本文档来自技高网...
【技术保护点】
1.一种在不提高采样率情况下提高有效采样带宽的系统，包括射频模块和FPGA，其特征在于，还包括零中频AD芯片，所述零中频AD芯片的输入端连接所述射频模块的输出端，零中频AD芯片的输出端连接所述FPGA的输入端，零中频AD芯片用于将射频模块输入的射频模拟信号采样并模数转换后得到基带I路数字信号和基带Q路数字信号，并将所述基带I路数字信号和基带Q路数字信号分别输入FPGA。/n
【技术特征摘要】
1.一种在不提高采样率情况下提高有效采样带宽的系统，包括射频模块和FPGA，其特征在于，还包括零中频AD芯片，所述零中频AD芯片的输入端连接所述射频模块的输出端，零中频AD芯片的输出端连接所述FPGA的输入端，零中频AD芯片用于将射频模块输入的射频模拟信号采样并模数转换后得到基带I路数字信号和基带Q路数字信号，并将所述基带I路数字信号和基带Q路数字信号分别输入FPGA。
2.根据权利要求1所述的一种在不提高采样率情况下提高有效采样带宽的系统，其特征在于，所述零中频AD芯片包括压控振荡器、第一混频器、第二混频器...
【专利技术属性】
技术研发人员：高青，莫舸舸，张笑语，韩兵，吴欣华，
申请(专利权)人：成都华日通讯技术有限公司，
类型：新型
国别省市：四川;51
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。