具有高速缓存系统的存储系统技术方案

本申请公开了具有高速缓存系统的存储系统。该存储系统包括主机控制器和高速缓存系统。主机控制器包括主机队列，包括从主机输出的命令的主机数据被储存在所述主机队列中。该高速缓存系统包括具有多个组的高速缓冲存储器和控制高速缓冲存储器的操作的高速缓存控制器。高速缓存控制器向主机控制器传送与多个组之中的主机数据要被传送至的特定组有关的状态信息。主机控制器从高速缓存控制器接收所述状态信息，以确定储存在主机队列中的主机数据至高速缓存系统的传输或不传输。

Storage system with cache system

【技术实现步骤摘要】
具有高速缓存系统的存储系统相关申请的交叉引用本申请要求2018年11月14日提交的申请号为10-2018-0140299的韩国申请的优先权，其公开内容通过引用整体合并于此。
本公开的各种实施例涉及存储系统，并且更具体地，涉及具有高速缓存系统的存储系统以及控制该存储系统中的高速缓存操作的方法。
技术介绍
在存储系统中，与诸如中央处理单元(CPU)之类的主机相比，存储器通常以相对较低的速度运行。因此，包括高速缓冲存储器的高速缓存系统已经在大多数存储系统中被广泛采用以解决由于主机与存储器之间的速度差异而引起的问题。高速缓存系统可以设置在主机(或主机控制器)与存储器之间，或者可以设置在主机与存储器之间的存储器控制器中。如果存储系统采用完全关联的高速缓存架构，则即使高速缓冲存储器中构成一个组的所有块都填充数据，也可以在数据传输中使用高速缓冲存储器中的另一个组中的空块。相反，如果存储系统采用组关联的高速缓存架构并且在高速缓冲存储器中构成特定组的所有块都填充数据，则从主机朝向高速缓冲存储器的数据传输可能会中断，直到该特定组中所包括的任何一个块本文档来自技高网...

【技术保护点】
1.一种存储系统，包括：/n主机控制器，其包括主机队列，其中，所述主机队列被配置为储存从主机接收的主机数据，并且其中，所述主机数据包括命令；以及/n高速缓存系统，其包括高速缓冲存储器和高速缓存控制器，其中，所述高速缓存控制器被配置为控制所述高速缓冲存储器的操作，并且其中，所述高速缓冲存储器包括多个组，/n其中，所述高速缓存控制器还被配置为向所述主机控制器传送与所述多个组中的所述主机数据中的第一主机数据要被传送至的第一组有关的第一状态信息，以及/n其中，所述主机控制器被配置为从所述高速缓存控制器接收所述第一状态信息，并基于所述第一状态信息来确定是否把储存在所述主机队列中的所述第一主机数据传送给所...

【技术特征摘要】
20181114 KR 10-2018-01402991.一种存储系统，包括：
主机控制器，其包括主机队列，其中，所述主机队列被配置为储存从主机接收的主机数据，并且其中，所述主机数据包括命令；以及
高速缓存系统，其包括高速缓冲存储器和高速缓存控制器，其中，所述高速缓存控制器被配置为控制所述高速缓冲存储器的操作，并且其中，所述高速缓冲存储器包括多个组，
其中，所述高速缓存控制器还被配置为向所述主机控制器传送与所述多个组中的所述主机数据中的第一主机数据要被传送至的第一组有关的第一状态信息，以及
其中，所述主机控制器被配置为从所述高速缓存控制器接收所述第一状态信息，并基于所述第一状态信息来确定是否把储存在所述主机队列中的所述第一主机数据传送给所述高速缓存系统。


2.如权利要求1所述的存储系统，其中，所述主机数据包括：
第二主机数据，其包括：
写入数据；
写入命令，其用于执行将所述写入数据写入存储器的写入操作；以及
所述高速缓冲存储器中的所述多个组中的所述写入数据要被写入的第二组的第二组地址；以及
第三主机数据，其包括：
读取命令，其用于执行从所述高速缓冲存储器读取读取数据的读取操作；以及
所述高速缓冲存储器中的所述多个组中的储存了读取数据的第三组的第三组地址。


3.如权利要求1所述的存储系统，其中，所述主机控制器被配置为：按照所述主机数据从所述主机输出的顺序，把所述主机数据储存在所述主机队列的顺序布置的储存元件中。


4.如权利要求1所述的存储系统，
其中，所述高速缓冲存储器还包括多个路，其中，每个路均包括多个块；以及
其中，所述高速缓冲存储器被配置为具有组关联高速缓存架构，使得在所述多个路中的任何路中所包括的每个块属于所述多个组中的不同组。


5.如权利要求1所述的存储系统，
其中，具有组关联高速缓存架构的所述高速缓冲存储器还包括多个路，其中，所述多个路中的每个路均包括多个块，其中，所述多个组中的每个组均包括来自每个路的单个块；以及
其中，所述高速缓存控制器还被配置为向所述主机控制器输出与所述多个组中的所述主机数据的第二主机数据要被高速缓存至的组的状态有关的信息，其中，当所述第二主机数据要被高速缓存至的组可用时，所述信息包括继续进行信号，并且其中，当所述第二主机数据要被高速缓存至的组不可用时，所述信息包括保持信号。


6.如权利要求5所述的存储系统，其中，所述高速缓存控制器还被配置为响应于从所述主机控制器接收到的请求信号来生成所述信息。


7.如权利要求5所述的存储系统，其中，所述主机控制器还被配置为：当所述信息包括所述进行进行信号时，向所述高速缓存控制器传送所述第二主机数据；以及当所述信息包括所述保持信号时，中断所述第二主机数据至所述高速缓存控制器的传输。


8.如权利要求1所述的存储系统，还包括多个传输线，所述多个传输线被耦接在所述主机控制器与所述高速缓存控制器之间，
其中，具有组关联高速缓存架构的所述高速缓冲存储器还包括多个路，其中，所述多个路中的每个路均包括多个块，其中，所述多各组中的每个组均包括来自每个路的单个块，
其中，所述高速缓存控制器还被配置为通过所述多个传输线中的传输线向所述主机控制器输出已满标志信号，其中，所述已满标志信号在所述多组中的组具有组已满状态时具有第一值，并且在所述组具有组可用状态时具有第二值。


9.如权利要求8所述的存储系统，其中，所述多个传输线中的传输线的数量等于所述多个组中的组的数量。


10.如权利要求8所述的存储系统，其中，所述高速缓存控制器还被配置为执行以下各项中的至少一个：
产生所述已满标志信号，并周期性地向所...

【专利技术属性】
技术研发人员：郑承奎，徐镇雄，权正贤，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国;KR