一种嵌入式Flash片上读指令硬件加速方法和装置制造方法及图纸

本发明专利技术公开了一种嵌入式Flash片上读指令硬件加速方法和装置。其中，所述方法包括：利用预设的紧耦合的片上读指令硬件加速器架构，基于指令预译码及指令信息分类器对处理器流水线前端的指令进行归类；基于指令位宽扩展及硬件预取机制，对第一类型指令的硬件加速；基于高精度混合分支预测器机制、组相联高速缓存机制对第二类型指令的硬件加速；并基于HLS构建参数化的ESL系统模型及硬件电路生成器，对片上系统关键部件进行性能分析；通过主频硬件检测器及硬件自适应动态切换策略，对嵌入式Flash片上指令读取速度进行实时调整。采用本发明专利技术方法，能够确保片上系统在高、低频等不同应用场景均能获得最佳的嵌入式Flash片上指令读取速度，有效提升片上系统的性能。

Hardware acceleration method and device of reading instruction on embedded flash chip

【技术实现步骤摘要】
一种嵌入式Flash片上读指令硬件加速方法和装置
本专利技术实施例涉及计算机处理器领域，具体涉及一种嵌入式Flash片上读指令硬件加速方法和装置，另外还涉及一种电子设备和计算机可读存储介质。
技术介绍
随着计算机技术的快速发展，快速、高效的计算机处理器成为本领域研究的重点。其中，片上eFlash(即嵌入式Flash)作为指令和数据的非易失性存储模块，在低功耗的嵌入式芯片SoC设计领域正得到愈加广泛的应用。处理器主要负责控制、操作系统平台和一般的信号处理等任务，eFlash则用来存储指令和数据。处理器需要访问eFlash以获得所需要的指令和数据，才能完成相应的任务处理操作。通常处理器对于指令的访问更加频繁。相对于处理器可以通过指令级并行、超标量设计和大量使用寄存器来提高性能，eFlash性能的提升只能依赖于工艺改良等为数不多的办法。因此，随着处理器性能的提升，eFlash的片上取指速度逐渐成为SoC系统性能的瓶颈，eFlash片上取指令速度的快慢会直接影响和制约着SoC的整体性能。业界通常采用基于缓存原理的加速方案设计来缩小处理器与存储器之间的性能差距。缓存的优点在于：在命中率较高的情况下，缓存能够显著提高eFlash的读取性能，减少eFlash的访问，降低系统功耗，但也存在明显的不足：1、缓存容量大，成本高，会带来较大的硬件开销；2、在循环超过缓存容量以及循环较少的应用场景中，缓存命中率低，加速性能不明显。随着AIoT等应用场景越来越多样化，仅仅依靠单纯的预取或者缓存均不能获得最优的性能加速。因此，研究如何提高eFlash的片上指令读取速度对于提高SoC系统的整体性能有着重要意义。
技术实现思路
为此，本专利技术实施例提供一种嵌入式Flash片上读指令硬件加速方法，以解决现有技术中存在的针对嵌入式Flash片上指令读取速度的加速性能不明显，已无法满足当前用户实际需求的问题。为了实现上述目的，本专利技术实施例提供如下技术方案：第一方面，本专利技术实施例提供一种嵌入式Flash片上读指令硬件加速方法，包括：利用预设的紧耦合的片上读指令硬件加速器架构，基于指令预译码及指令信息分类器，对处理器流水线前端的指令进行归类；基于预设的指令位宽扩展及硬件预取机制，对第一类型指令的硬件加速；基于预设的高精度混合分支预测器机制、组相联高速缓存机制，对第二类型指令的硬件加速；并基于HLS构建参数化的ESL系统模型及硬件电路生成器，对嵌入式Flash片上系统关键部件进行性能分析；通过预设的主频硬件检测器及硬件自适应动态切换策略，对所述嵌入式Flash片上指令读取速度进行硬件级的实时调整。进一步的，所述的嵌入式Flash片上读指令硬件加速方法，还包括：触发预设的所述主频硬件检测器；根据所述主频硬件检测器及所述嵌入式Flash片上读操作的时序制定加速策略，基于所述加速策略对嵌入式Flash片上读指令操作进行加速。进一步的，所述根据所述主频硬件检测器及所述嵌入式Flash片上读操作的时序制定加速策略，具体包括：根据所述主频硬件检测器及所述嵌入式Flash片上读操作的时序，判断所述嵌入式Flash片上系统的主频时钟的频率类型；若所述嵌入式Flash片上系统的主频时钟为低频，则通过嵌入式Flash控制器的读操作加速策略，单个时钟周期读取所述嵌入式Flash片上的指令；若所述嵌入式Flash片上系统的主频时钟为高频，则通过指令分类器的标志位，确定所述嵌入式Flash片上执行的指令类型；若所述指令类型为顺序指令，则采用制定的顺序指令读取加速策略，若所述指令类型为跳转指令，则采用制定的跳转指令片上读取加速策略。进一步的，所述第一类型指令为顺序指令。进一步的，所述第二类型指令为跳转指令。第二方面，本专利技术实施例还提供一种嵌入式Flash片上读指令硬件加速装置，包括：指令信息分类单元，用于利用预设的紧耦合的片上读指令硬件加速器架构，基于指令预译码及指令信息分类器，对处理器流水线前端的指令进行归类；第一硬件加速单元，用于基于预设的指令位宽扩展及硬件预取机制，对第一类型指令的硬件加速；第二硬件加速及闭环反馈单元，用于基于预设的高精度混合分支预测器机制、组相联高速缓存机制，对第二类型指令的硬件加速；并基于HLS构建参数化的ESL系统模型及硬件电路生成器，对嵌入式Flash片上系统关键部件进行性能分析；调整单元，用于通过预设的主频硬件检测器及硬件自适应动态切换策略，对所述嵌入式Flash片上指令读取速度进行实时调整。进一步的，所述的嵌入式Flash片上读指令硬件加速装置，还包括：主频硬件检测器触发单元，用于触发预设的所述主频硬件检测器；加速策略确定单元，用于根据所述主频硬件检测器及所述嵌入式Flash片上读操作的时序制定加速策略，基于所述加速策略对嵌入式Flash片上读指令操作进行加速。进一步的，所述加速策略确定单元具体用于：若所述嵌入式Flash片上系统的主频时钟为低频，则通过嵌入式Flash控制器的读操作加速策略，单个时钟周期读取所述嵌入式Flash片上的指令；若所述嵌入式Flash片上系统的主频时钟为高频，则通过指令分类器的标志位，确定所述嵌入式Flash片上执行的指令类型；若所述指令类型为顺序指令，则采用制定的顺序指令读取加速策略，若所述指令类型为跳转指令，则采用制定的跳转指令片上读取加速策略。进一步的，所述第一类型指令为顺序指令。进一步的，所述第二类型指令为跳转指令。第三方面，本专利技术实施例还提供了一种电子设备，包括：处理器和存储器；其中，所述存储器，用于存储执行嵌入式Flash片上读指令硬件加速方法的程序，该电子设备通电并通过所述处理器运行该执行嵌入式Flash片上读指令硬件加速方法的程序后，执行上述所述的任意一项所述的执行嵌入式Flash片上读指令硬件加速方法。第四方面，本专利技术实施例还提供了一种计算机可读存储介质，所述计算机存储介质中包含一个或多个程序指令，所述一个或多个程序指令用于执行上述任一项所述的执行嵌入式Flash片上读指令硬件加速方法。采用本专利技术所述的嵌入式Flash片上读指令硬件加速方法，能够确保片上系统在高、低频均能获得最佳的嵌入式Flash片上指令读取速度，实现嵌入式应用中不同场景需求下的系统性能提升。附图说明为了更清楚地说明本专利技术的实施方式或现有技术中的技术方案，下面将对实施方式或现有技术描述中所需要使用的附图作简单地介绍。显而易见地，下面描述中的附图仅仅是示例性的，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图引申获得其它的实施附图。图1为本专利技术实施例提供的一种嵌入式Flash片上读指令硬件加速方法的流程图；图2为本专利技术实施例提供的一种嵌入式Flash片上读指令硬件加速装置的示意图；图3为本专利技术实施例提供的一种电子设备的示意图；图4为本专利技术实施例提供的一种嵌入式Flash片上读指令硬件加速方法中的选取制定的加速策略的流程图。具体实施方式...

【技术保护点】
1.一种嵌入式Flash片上读指令硬件加速方法，其特征在于，包括：/n利用预设的紧耦合的片上读指令硬件加速器架构，基于指令预译码及指令信息分类器，对处理器流水线前端的指令进行归类；/n基于预设的指令位宽扩展及硬件预取机制，对第一类型指令的硬件加速；/n基于预设的高精度混合分支预测器机制、组相联高速缓存机制，对第二类型指令的硬件加速；并基于HLS构建参数化的ESL系统模型及硬件电路生成器，对嵌入式Flash片上系统关键部件进行性能分析；/n通过预设的主频硬件检测器及硬件自适应动态切换策略，对所述嵌入式Flash片上指令读取速度进行硬件级的实时调整。/n

【技术特征摘要】
1.一种嵌入式Flash片上读指令硬件加速方法，其特征在于，包括：
利用预设的紧耦合的片上读指令硬件加速器架构，基于指令预译码及指令信息分类器，对处理器流水线前端的指令进行归类；
基于预设的指令位宽扩展及硬件预取机制，对第一类型指令的硬件加速；
基于预设的高精度混合分支预测器机制、组相联高速缓存机制，对第二类型指令的硬件加速；并基于HLS构建参数化的ESL系统模型及硬件电路生成器，对嵌入式Flash片上系统关键部件进行性能分析；
通过预设的主频硬件检测器及硬件自适应动态切换策略，对所述嵌入式Flash片上指令读取速度进行硬件级的实时调整。


2.根据权利要求1所述的嵌入式Flash片上读指令硬件加速方法，其特征在于，还包括：
触发预设的所述主频硬件检测器；
根据所述主频硬件检测器及所述嵌入式Flash片上读操作的时序制定加速策略，基于所述加速策略对嵌入式Flash片上读指令操作进行加速。


3.根据权利要求2所述的嵌入式Flash片上读指令硬件加速方法，其特征在于，所述根据所述主频硬件检测器及所述嵌入式Flash片上读操作的时序制定加速策略，具体包括：
根据所述主频硬件检测器及所述嵌入式Flash片上读操作的时序，判断所述嵌入式Flash片上系统的主频时钟的频率类型；
若所述嵌入式Flash片上系统的主频时钟为低频，则通过嵌入式Flash控制器的读操作加速策略，单个时钟周期读取所述嵌入式Flash片上的指令；
若所述嵌入式Flash片上系统的主频时钟为高频，则通过指令分类器的标志位，确定所述嵌入式Flash片上执行的指令类型；若所述指令类型为顺序指令，则采用制定的顺序指令读取加速策略，若所述指令类型为跳转指令，则采用制定的跳转指令片上读取加速策略。


4.根据权利要求1所述的嵌入式Flash片上读指令硬件加速方法，其特征在于，所述第一类型指令为顺序指令。


5.根据权利要求1所述的嵌入式Flash片上读指令硬件加速方法，其特征在于，所述第二类型指令为跳转指令。


6.一种嵌入式Flash片上读指令硬件加速装置，其特征在于，包括：
指令信息分类单元，用于利用预设...

【专利技术属性】
技术研发人员：陈伟杰，
申请(专利权)人：核芯互联科技青岛有限公司，
类型：发明
国别省市：山东;37