多位元触发器及电子设备制造技术

一种多位元触发器(1)，所述多位元触发器(1)包括时脉输入引脚(PINI)、时脉缓冲电路(110)及多个触发器(121～128)。时脉缓冲电路(110)用来接收自时脉输入引脚(PINI)所收到的第一时脉信号(CP)，并且根据第一时脉信号(CP)提供第二时脉信号与第三时脉信号。而每一触发器(121～128)均用来接收第二时脉信号与第三时脉信号，并且根据第二时脉信号与第三时脉信号来存储数据。因此，所述多位元触发器(1)是设计让每一触发器(121～128)均能共用同一时脉。另提出一种包括所述的多位元触发器(1)的电子设备。

Multibit trigger and electronic equipment

【技术实现步骤摘要】
【国外来华专利技术】多位元触发器及电子设备
本专利技术涉及一种触发器(flip flop，FF)，尤其涉及一种能够共用时脉的多位元(multi-bit)触发器及电子设备。
技术介绍
触发器只能存储一个位元的数据。当想要存储多位元的数据时，就必须将多个触发器合并起来使用，且其即统称为多位元触发器。由于在现有的多位元触发器中，时脉路径(clock path)为整体电路设计最复杂的部份之一，因此，如何改进多位元触发器的时脉路径，同时有效降低时脉振幅，是本
的重要课题。
技术实现思路
本专利技术实施例提供一种多位元触发器。所述多位元触发器包括时脉输入引脚、时脉缓冲电路及多个触发器。时脉输入引脚被配置为接收第一时脉信号。时脉缓冲电路耦接于时脉输入引脚，用来接收第一时脉信号，并且根据第一时脉信号提供第二时脉信号与第三时脉信号，其中时脉缓冲电路包括第一逆变器(inverter)及第二逆变器。第一逆变器经由第一节点耦接于时脉输入引脚，用来接收与反相第一时脉信号，并且经由第二节点输出已反相的第一时脉信号作为第二时脉信号。第二逆变器经由第三节点耦接于第二节点，用来接收与反相第二时脉信号，并且经由第四节点输出已反相的第二时脉信号作为第三时脉信号。而每一触发器均具有相应的数据输入端与数据输出端，且每一触发器均耦接于第三节点与第四节点，用来接收第二时脉信号与第三时脉信号，并且根据第二时脉信号与第三时脉信号来存储数据。本专利技术实施例另提供一种多位元触发器。所述多位元触发器包括时脉输入引脚、时脉缓冲电路及多个触发器。时脉输入引脚被配置为接收第一时脉信号。时脉缓冲电路耦接于时脉输入引脚，用来接收第一时脉信号，并且根据第一时脉信号提供第二时脉信号与第三时脉信号，其中时脉缓冲电路包括第一逆变器、第二逆变器及一电晶体串。第一逆变器经由第一节点耦接于时脉输入引脚，用来接收与反相第一时脉信号，并且经由第二节点输出已反相的第一时脉信号作为第四时脉信号。第二逆变器经由第三节点耦接于第二节点，用来接收与反相第四时脉信号，并且经由第四节点输出已反相的第四时脉信号作为第五时脉信号。电晶体串耦接于第三节点与第四节点，用来接收第四时脉信号与第五时脉信号，并且根据第四时脉信号与第五时脉信号，经由第五节点与第六节点提供第二时脉信号与第三时脉信号。而每一所述触发器均具有相应的数据输入端与数据输出端，且每一触发器均耦接于第五节点与第六节点，用来接收第二时脉信号与第三时脉信号，并且根据第二时脉信号与第三时脉信号来存储数据。为使能更进一步了解本专利技术的特征及
技术实现思路
，请参阅以下有关本专利技术的详细说明与附图，但是此等说明与附图仅仅是用来说明本专利技术，而不是对本专利技术的权利范围作任何的限制。附图概述图1是本专利技术实施例所提供的多位元触发器的电路示意图。图2是图1的多位元触发器的时序示意图。图3是本专利技术另一实施例所提供的多位元触发器的电路示意图。图4是本专利技术另一实施例所提供的多位元触发器的电路示意图。图5是图4的多位元触发器的时序示意图。图6是本专利技术另一实施例所提供的多位元触发器的电路示意图。图7是图6的多位元触发器的时序示意图。图8是本专利技术另一实施例所提供的多位元触发器的电路示意图。图9是图1的多位元触发器中的触发器的电路示意图。本专利技术的较佳实施方式在下文中，将通过附图说明本专利技术的各种实施例来详细描述本专利技术。然而，本专利技术概念可能以许多不同形式来体现，且不应解释为限于本文中所阐述的例示性实施例。此外，在附图中相同参考数字可用以表示类似的元件。详细地说，本专利技术实施例所提供的多位元触发器，可以是适用于任何具有计算功能的电子设备中，例如智能手机、游戏机、路由器或平板电脑等。总而言之，本专利技术并不限制所述电子设备所包含本实施例的多位元触发器的具体实现方式，本
中具有通常知识者应可依据实际需求或应用来进行相关设计。请参阅图1，图1是本专利技术实施例所提供的多位元触发器的电路示意图。多位元触发器1包括时脉输入引脚PIN1、时脉缓冲电路110及多个触发器，例如触发器121到触发器128。值得一提的是，为了方便以下说明，图1的多个触发器则是仅先采用数量为8个的例子来进行说明，但其数量并不是用以限制本专利技术。在本实施例中，时脉输入引脚PIN1被配置为接收时脉信号CP。时脉缓冲电路110耦接于时脉输入引脚PIN1，用来接收时脉信号CP，并且根据时脉信号CP提供时脉信号CKB与时脉信号CKD。如图1所示，时脉缓冲电路110可包括第一逆变器111及第二逆变器112。第一逆变器111经由节点T11耦接于时脉输入引脚PIN1，用来接收与反相时脉信号CP，并且经由节点T12输出已反相的时脉信号CP作为时脉信号CKB。第二逆变器112经由节点T13耦接于节点T12，用来接收与反相时脉信号CKB，并且经由节点T14输出已反相的时脉信号CKB作为时脉信号CKD。另外，每一触发器121～128均具有相应的数据输入端与数据输出端，例如触发器121具有数据输入端D1与数据输出端Q1，触发器122具有数据输入端D2与数据输出端Q2，以此类推，触发器127具有数据输入端D7与数据输出端Q7，触发器128则具有数据输入端D8与数据输出端Q8，且每一触发器121～128均耦接于节点T13与节点T14，用来接收时脉信号CKB与时脉信号CKD，并且根据时脉信号CKB与时脉信号CKD来存储数据。可以理解的是，在本实施例中，节点T11与节点T12即能分别指的是第一逆变器111的输入端与输出端，且节点T13与节点T14也就分别指的是第二逆变器112的输入端与输出端。另外，根据以上内容的教示，本
中具有通常知识者应可理解到，本实施例所提供的多位元触发器1是设计让每一触发器121～128均耦接于节点T13与节点T14，因此，使得每一触发器121～128均能共用同一时脉信号CKB与同一时脉信号CKD。需要说明的是，本实施例的每一触发器121～128可以是静态(static)触发器、动态(dynamic)触发器或任何类型的触发器。总而言之，本专利技术并不限制每一触发器121～128的具体实现方式，本
中具有通常知识者应可依据实际需求或应用来进行相关设计。然而，由于每一触发器121～128所根据时脉信号CKB与时脉信号CKD来存储数据的运作原理已是本
中具有通常知识者所习知，因此有关上述每一触发器121～128的细部内容在此就不再多加赘述。进一步来说，第一逆变器111可包括相互串联的P型金氧半场效电晶体(PMOSFET)P11及N型金氧半场效电晶体(NMOSFET)N11，但本专利技术并不以此连接关系及电晶体类型为限制。在本实施例中，P型金氧半场效电晶体P11的源极耦接于电源电压VDD，N型金氧半场效电晶体N11的源极耦接于接地电压VSS，P型金氧半场效电晶体P11的汲极及N型金氧半场效电晶体N11的汲极则共同耦接于节点T12，P型金氧半场效电晶体P11的闸极及N型金氧半场效电晶体N11的闸极则共同耦接于节点T11。类似地，第二逆变器112可包括相互串联的P型金氧半场效本文档来自技高网...

【技术保护点】
一种多位元触发器，其特征在于，包括：/n一时脉输入引脚，被配置为接收一第一时脉信号；/n一时脉缓冲电路，耦接于所述时脉输入引脚，用来接收所述第一时脉信号，并且根据所述第一时脉信号提供一第二时脉信号与一第三时脉信号，其中所述时脉缓冲电路包括：/n一第一逆变器，经由一第一节点耦接于所述时脉输入引脚，用来接收与反相所述第一时脉信号，并且经由一第二节点输出已反相的所述第一时脉信号作为所述第二时脉信号；以及/n一第二逆变器，经由一第三节点耦接于所述第二节点，用来接收与反相所述第二时脉信号，并且经由一第四节点输出已反相的所述第二时脉信号作为所述第三时脉信号；以及/n多个触发器，其中每一所述触发器均具有相应的一数据输入端与一数据输出端，且每一所述触发器均耦接于所述第三节点与所述第四节点，用来接收所述第二时脉信号与所述第三时脉信号，并且根据所述第二时脉信号与所述第三时脉信号来存储数据。/n

【技术特征摘要】
【国外来华专利技术】一种多位元触发器，其特征在于，包括：
一时脉输入引脚，被配置为接收一第一时脉信号；
一时脉缓冲电路，耦接于所述时脉输入引脚，用来接收所述第一时脉信号，并且根据所述第一时脉信号提供一第二时脉信号与一第三时脉信号，其中所述时脉缓冲电路包括：
一第一逆变器，经由一第一节点耦接于所述时脉输入引脚，用来接收与反相所述第一时脉信号，并且经由一第二节点输出已反相的所述第一时脉信号作为所述第二时脉信号；以及
一第二逆变器，经由一第三节点耦接于所述第二节点，用来接收与反相所述第二时脉信号，并且经由一第四节点输出已反相的所述第二时脉信号作为所述第三时脉信号；以及
多个触发器，其中每一所述触发器均具有相应的一数据输入端与一数据输出端，且每一所述触发器均耦接于所述第三节点与所述第四节点，用来接收所述第二时脉信号与所述第三时脉信号，并且根据所述第二时脉信号与所述第三时脉信号来存储数据。


如权利要求1所述的多位元触发器，其特征在于，所述第一逆变器包括相互串联的一第一P型金氧半场效电晶体及一第一N型金氧半场效电晶体，其中所述第一P型金氧半场效电晶体的源极耦接于一电源电压，所述第一N型金氧半场效电晶体的源极耦接于一接地电压，所述第一P型金氧半场效电晶体的汲极及所述第一N型金氧半场效电晶体的汲极则共同耦接于所述第二节点，所述第一P型金氧半场效电晶体的闸极及所述第一N型金氧半场效电晶体的闸极则共同耦接于所述第一节点。


如权利要求2所述的多位元触发器，其特征在于，所述第二逆变器包括相互串联的一第二P型金氧半场效电晶体及一第二N型金氧半场效电晶体，其中所述第二P型金氧半场效电晶体的源极耦接于所述电源电压，所述第二N型金氧半场效电晶体的源极耦接于所述接地电压，所述第二P型金氧半场效电晶体的汲极及所述第二N型金氧半场效电晶体的汲极则共同耦接于所述第四节点，所述第二P型金氧半场效电晶体的闸极及所述第二N型金氧半场效电晶体的闸极则共同耦接于所述第三节点。


如权利要求3所述的多位元触发器，其特征在于，所述时脉缓冲电路更包括：
一第三P型金氧半场效电晶体，串联于所述第一P型金氧半场效电晶体及所述电源电压间，其中所述第三P型金氧半场效电晶体的源极耦接于所述电源电压，所述第三P型金氧半场效电晶体的汲极与闸极共同耦接于所述第一P型金氧半场效电晶体的源极；以及
一第三N型金氧半场效电晶体，串联于所述第二N型金氧半场效电晶体及所述接地电压间，其中所述三N型金氧半场效电晶体的源极耦接于所述接地电压，所述第三N型金氧半场效电晶体的汲极与闸极共同耦接于所述第二N型金氧半场效电晶体的源极。


如权利要求3所述的多位元触发器，其特征在于，所述时脉缓冲电路更用来根据所述第二时脉信号与所述第三时脉信号，经由一第五节点与一第六节点提供一第一功率转换信号与一第二功率转换信号，且每一所述触发器更均耦接于所述第五节点与所述第六节点，用来接收所述第一功率转换信号与所述第二功率转换信号。


如权利要求5所述的多位元触发器，其特征在于，所述时脉缓冲电路更包括：
一第三P型金氧半场效电晶体，所述第三P型金氧半场效电晶体的源极耦接于所述电源电压，所述第三P型金氧半场效电晶体的汲极耦接于所述第五节点，所述第三P型金氧半场效电晶体的闸极则与所述触发器共同耦接于所述第三节点；
一第三N型金氧半场效电晶体，所述三N型金氧半场效电晶体的源极耦接于所述第五节点，所述第三N型金氧半场效电晶体的汲极耦接于所述电源电压，所述第三N型金氧半场效电晶体的闸极则与所述第三P型金氧半场效电晶体的闸极共同耦接于所述第三节点；
一第四P型金氧半场效电晶体，所述第四P型金氧半场效电晶体的源极耦接于所述第六节点，所述第四P型金氧半场效电晶体的汲极耦接于所述接地电压，所述第四P型金氧半场效电晶体的闸极则与所述触发器共同耦接于所述第四节点；以及
一第四N型金氧半场效电晶体，所述四N型金氧半场效电晶体的源极耦接于所述接地电压，所述第四N型金氧半场效电晶体的汲极耦接于所述第六节点，所述第四N型金氧半场效电晶体的闸极则与所述第四P型金氧半场效电晶体的闸极共同耦接于所述第四节点。


如权利要求6所述的多位元触发器，其特征在于，所述时脉缓冲电路更包括：
一第三P型金氧半场效电晶体，所述第三P型金氧半场效电晶体的源极耦接于所述电源电压，所述第三P型金氧半场效电晶体的汲极耦接于所述第五节点，所述第三P型金氧半场效电晶体的闸极则与所述触发器共同耦接于所述第三节点；
一第四至一第五P型金氧半场效电晶体，所述第四P型金氧半场效电晶体的源极耦接于所述电源电压，所述第四P型金氧半场效电晶体的汲极与闸极共同耦接于所述第五P型金氧半场效电晶体的源极，所述第五P型金氧半场效电晶体的汲极耦接于所述第五节点，所述第五P型金氧半场效电晶体的闸极则与所述触发器共同耦接于所述第四节点；
一第三N型金氧半场效电晶体，所述三N型金氧半场效电晶体的源极耦接于所述接地电压，所述第三N型金氧半场效电晶体的汲极耦接于所述第六节点，所述第三N型金氧半场效电晶体的闸极则与所述触发器共同耦接于所述第四节点；以及
一第四至一第五N型金氧半场效电晶体，所述四N型金氧半场效电晶体的源极耦接于所述接地电压，所述第四N型金氧半场效电晶体的汲极与闸极共同耦接于所述第五N型金氧半场效电晶体的源极，所述第五N型金氧半场效电晶体的汲极耦接于所述第六节点，所述第五N型金氧半场效电晶体的闸极则与所述触发器共同耦接于所述第三节点。


如权利要求3所述的多位元触发器，其特征在于，每一所述触发器均是一动态触发器，且其包括：
一传输闸，耦接于所述触发器的所述数据输入端，用来接收一第一数据信号，并且根据所述第二时脉信号与所述第三时脉信号输出所述第一数据信号到一第一子节点；
一第三逆变器，经由所述第一子节点耦接于所述传输闸，用来反相所述第一数据信号，并且输出已反相的所述第一数据信号到一第二子节点；
一第四逆变器，耦接于所述第二子节点与所述触发器的所述数据输出端间，用来反相已反相的所述第一数据信号以产生一第二数据信号，并且输出所述第二数据信号到所述触发器的所述数据输出端；
一上拉电晶体，耦接于所述第二子节点与所述电源电压间，用来上拉所述二子节点的电压到所述电源电压；以及
一下拉电晶体，耦接于所述第二子节点与所述接地电压间，用来下拉所述二子节点的电压到所述接地电压。


如权利要求8所述的多位元触发器，其特征在于，所述传输闸包括相互并联的一第三N型金氧半场效电晶体及一第三P型金氧...

【专利技术属性】
技术研发人员：吴敬杰，杨智文，谢文斌，
申请(专利权)人：崛智科技有限公司，
类型：发明
国别省市：中国台湾;71