一种移位寄存器单元、栅极驱动电路以及显示面板制造技术

本发明专利技术提供一种移位寄存器单元、栅极驱动电路以及显示面板，该移位寄存器单元包括：上拉控制模块分别与第n‑1级扫描信号输出端、第一节点以及第三节点连接；上拉模块分别与第一时钟信号，所述第一节点以及本级扫描信号输出端连接；防漏电模块，分别与所述第一时钟信号和所述第三节点连接；下拉控制模块分别与第n+2级扫描信号输出端和第二节点连接；第一下拉模块分别与第n+2级扫描信号输出端、所述第一节点、所述第二节点以及第三节点连接。本发明专利技术的移位寄存器单元、栅极驱动电路以及显示面板，能够避免Q点出现漏电，提高了移位寄存单元的稳定性。

A shift register unit, a gate drive circuit and a display panel

【技术实现步骤摘要】
一种移位寄存器单元、栅极驱动电路以及显示面板
本专利技术涉及显示
，特别是涉及一种移位寄存器单元、栅极驱动电路以及显示面板。
技术介绍
通常在显示面板的边缘设置有栅极驱动电路，栅极驱动电路包括多个级联的移位寄存单元，在显示阶段，每一级移位寄存单元控制该行像素对应的扫描线接入高电平，以在使像素可以显示。当上一级移位寄存单元接收信号并且完成移位后，会将输出信号传递给与其级联的下一级移位寄存单元，从而实现逐行扫描的功能。然而目前的移位寄存单元在移位过程中，上拉模块和下拉模块中的晶体管会因为源极和漏记之间的电压差过大，使得Q点出现严重的漏电问题，降低了移位寄存单元的稳定性。因此，有必要提供一种移位寄存器单元、栅极驱动电路以及显示面板，以解决现有技术所存在的问题。
技术实现思路
本专利技术的目的在于提供一种移位寄存器单元、栅极驱动电路以及显示面板，能够避免Q点出现漏电，提高了移位寄存单元的稳定性。为解决上述技术问题，本专利技术提供一种移位寄存器单元，包括：上拉控制模块，分别与第n-1级扫描信号输出端、第一节点以及第三节点连接；其中n大于等于2；上拉模块，分别与第一时钟信号，所述第一节点以及本级扫描信号输出端连接；防漏电模块，分别与所述第一时钟信号和所述第三节点连接；下拉控制模块，分别与第n+2级扫描信号输出端和第二节点连接；第一下拉模块，分别与第n+2级扫描信号输出端、所述第一节点、所述第二节点以及第三节点连接；下拉维持模块，分别与第n-1级扫描信号输出端、所述第一直流低电压、所述第二节点以及所述第一下拉模块连接；第二下拉模块，分别与所述第二节点、所述本级扫描信号输出端以及所述第一直流低电压连接；自举电容，其一端与所述第一节点连接，另一端与所述本级扫描信号输出端连接。本专利技术还提供一种栅极驱动电路，其包括级联的多个上述移位寄存器单元。本专利技术还提供一种显示面板，其包括上述栅极驱动电路。本专利技术的移位寄存器单元、栅极驱动电路以及显示面板，通过对现有的移位寄存器单元进行改进，可以防止上拉控制模块和下拉模块中的晶体管的源极和漏记之间的电压差过大，避免Q点出现漏电，提高了移位寄存器单元的稳定性。【附图说明】图1为现有移位寄存器单元的结构示意图。图2为本专利技术一实施方式的移位寄存器单元的结构示意图。图3为图2所示的移位寄存器单元的一种工作时序示意图。图4为本专利技术一实施方式的栅极驱动电路的结构示意图。【具体实施方式】以下各实施例的说明是参考附加的图式，用以例示本专利技术可用以实施的特定实施例。本专利技术所提到的方向用语，例如「上」、「下」、「前」、「后」、「左」、「右」、「内」、「外」、「侧面」等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本专利技术，而非用以限制本专利技术。在图中，结构相似的单元是以相同标号表示。如图1所示，现有的移位寄存器单元包括第一晶体管M1至第八晶体管M8以及自举电容C。所述第一晶体管M1的栅极和源极均与所述第n-1级扫描信号输出端连接，所述第一晶体管M1的漏极与所述第一节点Q连接。第n-1级扫描信号输出端用于输出第n-1级扫描信号，此处用STU表示。所述第五晶体管M5的栅极与所述第一节点Q连接，源极与所述第一时钟信号CLKA连接，漏极与所述本级扫描信号输出端连接。所述第三晶体管M3的源极和栅极均与所述第n+2级扫描信号输出端连接，所述第三晶体管M3的漏极与所述第二节点P连接。第n+2级扫描信号输出端用于输出第n+2级扫描信号，此处用STD表示。所述第七晶体管M7的源极与所述第n+2级扫描信号输出端连接，所述第七晶体管M7的栅极与所述第二节点P连接，所述第七晶体管M7的漏极与所述第二晶体管M2的栅极连接；所述第二晶体管M2的漏极与所述第一节点Q连接；所述第二晶体管M2的源极与所述第一直流低电压VGL连接。所述第四晶体管M4的栅极和所述第六晶体管M6的栅极均与所述第n-1级扫描信号输出端连接，所述第四晶体管M4的源极和所述第六晶体管M6的源极均与所述第一直流低电压VGL连接，所述第四晶体管M4的漏极与所述第二节点P连接。所述第六晶体管M6的漏极与所述第七晶体管M7的漏极连接。所述第八晶体管M8的源极与所述第一直流低电压VGL连接，所述第八晶体管M8的栅极与所述第二节点P连接，所述第八晶体管M8的漏极与所述本级扫描信号输出端连接。所述本级扫描信号输出端用于输出本级扫描信号Vout。自举电容C的一端与所述第一节点Q连接，另一端与所述本级扫描信号输出端连接。请参照图2和图3，图2为本专利技术一实施方式的移位寄存器单元的结构示意图。如图2所示，本实施例的移位寄存器单元100包括上拉控制模块10、防漏电模块20、上拉模块30、第一下拉模块40、下拉控制模块50、下拉维持模块60、第二下拉模块70以及自举电容C。上拉控制模块10分别与第n-1级扫描信号输出端、第一节点Q以及第三节点H连接；第n-1级扫描信号输出端用于输出第n-1级扫描信号，此处用STU表示。第n+2级扫描信号输出端用于输出第n+2级扫描信号，此处用STD表示。其中n大于等于2。防漏电模块20分别与所述第一时钟信CLKA号和所述第三节点H连接；上拉模块30分别与第一时钟信CLKA号，所述第一节点Q以及本级扫描信号输出端连接；本级扫描信号输出端用于输出本级扫描信号，此处用Vout表示。第一下拉模块40分别与第n+2级扫描信号输出端、所述第一节点Q、所述第二节点P以及第三节点H连接；下拉控制模块50分别与第n+2级扫描信号输出端和第二节点P连接；下拉维持模块60分别与第n-1级扫描信号输出端、所述第一直流低电压VGL、所述第二节点P以及所述第一下拉模块40连接；第二下拉模块70分别与所述第二节点P、所述本级扫描信号输出端以及所述第一直流低电压VGL连接。自举电容C的一端与所述第一节点Q连接，另一端与所述本级扫描信号输出端连接。在一实施方式中，所述防漏电模块20包括第十晶体管T10，所述第十晶体管T10的栅极和源极均与所述第一时钟信CLKA号连接，所述第十晶体管T10的漏极与所述第三节点H连接。所述上拉控制模块10包括第一晶体管T1和第三晶体管T3，所述第一晶体管T1的栅极和所述第三晶体管T3的源极与所述第n-1级扫描信号输出端连接，所述第一晶体管T3的漏极与所述第一节点Q连接；所述第三晶体管T3的栅极与所述第二时钟信号CLKB连接，所述第三晶体管T3的漏极与所述第三节点H连接。所述第一下拉模块40包括第二晶体管T2和第七晶体管T7，所述第七晶体管T7的源极与所述第n+2级扫描信号输出端连接，所述第七晶体管T7的栅极与所述第二节点P连接，所述第七晶体管T7的漏极与所述第二晶体管T2的栅极连接；所述第二晶体管T本文档来自技高网...

【技术保护点】
1.一种移位寄存器单元，其特征在于，包括：/n上拉控制模块，分别与第n-1级扫描信号输出端、第一节点以及第三节点连接；其中n大于等于2；/n上拉模块，分别与第一时钟信号，所述第一节点以及本级扫描信号输出端连接；/n防漏电模块，分别与所述第一时钟信号和所述第三节点连接；/n下拉控制模块，分别与第n+2级扫描信号输出端和第二节点连接；/n第一下拉模块，分别与第n+2级扫描信号输出端、所述第一节点、所述第二节点以及第三节点连接；/n下拉维持模块，分别与第n-1级扫描信号输出端、所述第一直流低电压、所述第二节点以及所述第一下拉模块连接；/n第二下拉模块，分别与所述第二节点、所述本级扫描信号输出端以及所述第一直流低电压连接；/n自举电容，其一端与所述第一节点连接，另一端与所述本级扫描信号输出端连接。/n

【技术特征摘要】
1.一种移位寄存器单元，其特征在于，包括：
上拉控制模块，分别与第n-1级扫描信号输出端、第一节点以及第三节点连接；其中n大于等于2；
上拉模块，分别与第一时钟信号，所述第一节点以及本级扫描信号输出端连接；
防漏电模块，分别与所述第一时钟信号和所述第三节点连接；
下拉控制模块，分别与第n+2级扫描信号输出端和第二节点连接；
第一下拉模块，分别与第n+2级扫描信号输出端、所述第一节点、所述第二节点以及第三节点连接；
下拉维持模块，分别与第n-1级扫描信号输出端、所述第一直流低电压、所述第二节点以及所述第一下拉模块连接；
第二下拉模块，分别与所述第二节点、所述本级扫描信号输出端以及所述第一直流低电压连接；
自举电容，其一端与所述第一节点连接，另一端与所述本级扫描信号输出端连接。


2.根据权利要求1所述的移位寄存器单元，其特征在于，所述防漏电模块包括第十晶体管，所述第十晶体管的栅极和源极均与所述第一时钟信号连接，所述第十晶体管的漏极与所述第三节点连接。


3.根据权利要求1所述的移位寄存器单元，其特征在于，
所述上拉控制模块包括第一晶体管和第三晶体管，所述第一晶体管的栅极和所述第三晶体管的源极与所述第n-1级扫描信号输出端连接，所述第一晶体管的漏极与所述第一节点连接；
所述第三晶体管的栅极与所述第二时钟信号连接，所述第三晶体管的漏极与所述第三节点连接。


4.根据权利要求1所述的移位寄存器单元，其特征在于，
所述第一下拉模块包括第二晶体管和第七晶体管，所述第七晶体管的源极与所述第n+2级扫描信号输出端连接，所述第七晶体...

【专利技术属性】
技术研发人员：蔡振飞，
申请(专利权)人：武汉华星光电半导体显示技术有限公司，
类型：发明
国别省市：湖北;42