一种新型anti-fuse单元制造技术

本发明专利技术公开了一种新型anti‑fuse单元，其特征在于该单元是由一个anti‑fuse编程管和一个二极管构成的两端口器件，包括VH和VL端，其中anti‑fuse编程管的栅端形成anti‑fuse单元的VH端，连接外部的敏感放大器SA和列选择信号线BL，anti‑fuse编程管的源端和二极管的P端连接，二极管的N端形成anti‑fuse单元的VL端。新型anti‑fuse单元改进了传统单元的内部电路，通过采用新的工艺结构，有效减少anti‑fuse单元的面积；所述新型anti‑fuse单元可应用在存储器阵列上，可减少行选择信号所控制NMOS管数量，使阵列结构更简单，编程和读操作的响应速度更快。

A new anti fuse unit

【技术实现步骤摘要】
一种新型anti-fuse单元
本专利技术涉及集成电路设计技术，尤其涉及一种新型anti-fuse单元。
技术介绍
anti-fuse(反熔丝)是一种常规的一次性可编程存储器(OneTimeProgramable，OTP)，它通过击穿多晶硅层和N+扩散层之间的绝缘层，使得两层之间的电阻值发生变化，导致等效逻辑值改变的方式进行编程。anti-fuse单元面积较小，采用标准CMOS工艺，成本低，安全性好。随着对芯片指标的要求越来越高，作为芯片内部用于参数设置的专用模块，OTP面积越来越受到重视。由于传统anti-fuse单元的面积较大，随着需求容量的增加，使得采用anti-fuse单元的OTP版图面积变得不可接受，同时基于传统anti-fuse单元的存储器控制每行anti-fuse单元导通需要较多NMOS控制管，结构复杂且寄生电容大，响应速度较慢。
技术实现思路
本专利技术目的在于针对现有技术的不足，提出一种新型的anti-fuse单元，采用这种单元的存储模块可以缩小面积，降低成本，提高响应速度。本专利技术的目的是通过以下技术方案来实现的：一种新型anti-fuse单元，该单元由一个anti-fuse编程管和一个二极管构成的两端口器件结构，包括VH和VL端，VH端电压比VL端高，其中，anti-fuse编程管的栅端形成anti-fuse单元的VH端，分别接外部的敏感放大器SA和列选择信号线BL，anti-fuse编程管的源端和二极管的P端连接，二极管的N端形成anti-fuse单元的VL端。<br>进一步地，加载在anti-fuse单元的VH端和VL端的编程电压，击穿anti-fuse编程管的栅端和源端之间的绝缘层，导致栅端和源端之间的绝缘层的电阻值变小。一种新型anti-fuse单元的应用，该单元应用在存储器阵列上，所述存储器阵列包括m*n个新型anti-fuse单元组成，每列的新型anti-fuse单元的VH端共同连接到一根列选择信号线BL上，每行的新型anti-fuse单元的VL端共同连接到NMOS管的漏端，每个NMOS管栅端连接有一根行选择信号线WL，且每个NMOS管源端接地。进一步地，所述存储器阵列进行编程操作时，每次只能对一个新型anti-fuse单元进行编程，该新型anti-fuse单元所在的列选择信号线BL上为编程电压，该新型anti-fuse单元所在的行选择信号线WL选通，NMOS管打开，编程电压加载在该新型anti-fuse单元的VH端和VL端之间。进一步地，所述存储器阵列进行读操作时，每次能读出一行的新型anti-fuse单元的信息，该行的每个新型anti-fuse单元的VH端分别接敏感放大器SA1～SAn模块，该行的行选择信号WL选通，SA1～SAn模块对WL所控制的通路上流经每个新型anti-fuse单元的电流值进行放大转换，输出对应逻辑值。本专利技术通过采用新型的anti-fuse单元，有效减少anti-fuse单元的面积，使版图结构更加紧凑，降低成本，同时，通过在新型anti-fuse单元中引入二极管，增加了新型anti-fuse单元的可靠性。进一步地，本专利技术也改进了基于anti-fuse单元的存储器阵列结构，减少了行选择信号所控制NMOS管的数量，使得存储器阵列结构更加简单，编程操作和读操作的响应速度更快，并且有效降低了基于anti-fuse单元的存储器的面积和成本；同时，存储器功耗也进一步降低。附图说明图1为一种常规的三端口anti-fuse单元结构；图2为本专利技术的两端口anti-fuse单元；图3为传统的anti-fuse单元的工艺截面示意图；图4为本专利技术anti-fuse单元的工艺截面示意图；图5为本专利技术anti-fuse单元的基本应用电路；图6为采用传统的anti-fuse单元的存储器阵列；图7为采用本专利技术anti-fuse单元的存储器阵列；图8为采用本专利技术anti-fuse单元的存储器阵列编程操作示例；图9为采用本专利技术anti-fuse单元的存储器阵列读操作示例。具体实施方式以下结合附图对本专利技术具体实施方式作进一步详细说明。如图1所示，为常规anti-fuse单元，由一个编程管和一个NMOS选通控制管构成；其工作原理是利用高电压击穿编程管的栅氧层，导致栅氧层之间电阻值变化，进而转换成不同逻辑状态。如图2所示，本专利技术提供的一种新型anti-fuse单元，由一个anti-fuse编程管和一个二极管构成的两端口器件(VH,VL)结构，其中，anti-fuse编程管的栅端形成anti-fuse单元的VH端，分别接外部的敏感放大器SA和列选择信号线BL，anti-fuse管的源端和二极管的P端连接，二极管的N端形成anti-fuse单元的VL端。对比本专利技术和传统的anti-fuse单元电路结构，可以看出本专利技术的anti-fuse单元由传统三端口单元变为两端口单元，控制方法更简单，版图结构可以更加紧凑，进一步地可以简化基于此anti-fuse单元的存储器阵列结构；同时通过引入二极管代替原有的NMOS，提高了anti-fuse单元的可靠性，减少了anti-fuse单元的物理面积，降低了工艺生产成本。如图3所示，一种常规anti-fuse的工艺截面示意图，以PMOS型管作为anti-fuse编程管为例，Psub电位为0V，NWell区的电位保持为VH；在Nwell层包围下，VH接到编程管的栅极，编程管的源极和选择管漏极共享，选择管的栅极接WL信号，其源极接VL。如图4所示，本专利技术的anti-fuse单元的工艺截面图。仍以P型管作为anti-fuse编程管为例，Psub电位为0V，NWell区的电位保持为VL；编程管的栅极上接VH，编程管的源极P+和Nwell之间存在等效二极管。在VH和VL之间构成了如图2所示的电路结构。对比本专利技术和传统的anti-fuse单元的工艺截面图，可以看出N+区在传统anti-fuse单元中仅作为NWell区中阱的作用，当anti-fuse编程管击穿时，电流流经与VL连接的P+区流入外部电路；本专利技术的anti-fuse单元中的N+区不仅作为NWell区中阱的作用，也与临近的P+区构成二极管，当anti-fuse编程管击穿时，电流可以流经N+区连通外部电路；同时N+区连接VL，VL作为阱电压同时也作为二极管的负极电位。综上，本专利技术的anti-fuse单元通过使用N+区与临近P+区构成二极管替代原有的N+阱与NMOS的结构，使得新型的anti-fuse单元的面积更小，工艺结构更简单。图5是本专利技术anti-fuse单元的基本应用电路。其中SA是指敏感放大器SenseAmplifier模块，用于把编程管的栅氧层之间的电阻值转换为逻辑输出(高电阻值为“1”，低电阻值为“0”)。BLC信号控制anti-fuse阵列的列选通信号线(BL)与编程电源(VPP)之间的选通，WL信号控制WL选择管的对地选通。an本文档来自技高网...

【技术保护点】
1.一种新型anti-fuse单元，其特征在于，该单元是由一个anti-fuse编程管和一个二极管构成的两端口器件结构，包括VH和VL端，VH端电压比VL端高。anti-fuse编程管的栅端形成anti-fuse单元的VH端，分别接外部的敏感放大器SA和列选择信号线BL，anti-fuse编程管的源端和二极管的P端连接，二极管的N端形成anti-fuse单元的VL端。/n

【技术特征摘要】
1.一种新型anti-fuse单元，其特征在于，该单元是由一个anti-fuse编程管和一个二极管构成的两端口器件结构，包括VH和VL端，VH端电压比VL端高。anti-fuse编程管的栅端形成anti-fuse单元的VH端，分别接外部的敏感放大器SA和列选择信号线BL，anti-fuse编程管的源端和二极管的P端连接，二极管的N端形成anti-fuse单元的VL端。


2.根据权利要求1所述的一种新型anti-fuse单元，其特征在于，加载在anti-fuse单元的VH端和VL端的编程电压，击穿anti-fuse编程管的栅端和源端之间的绝缘层，导致栅端和源端之间的绝缘层的电阻值变小。


3.一种新型anti-fuse单元的应用，其特征在于，该单元应用在存储器阵列上，所述存储器阵列包括m*n个新型anti-fuse单元组成。每列的新型anti-fuse单元的VH端共同连接到一根列选择信号线BL上，每行的新型anti-fuse单...

【专利技术属性】
技术研发人员：田敏志，张睿，晏颖，
申请(专利权)人：浙江大学，
类型：发明
国别省市：浙江;33