一种基于NMOS管的低端驱动输出短路保护电路制造技术

技术编号:24147879 阅读:84 留言:0更新日期:2020-05-13 20:17
本实用新型专利技术实施例涉及一种基于NMOS管的低端驱动输出短路保护电路,第一电阻R1的一端连接控制信号输入端,另一端连接第二三极管T2的基极;第二三极管T2的发射极接地,第二三极管T2的集电极串联第五采样电阻R9到第一三极管T1的基极;第一三极管T1的发射极接电源,第一三极管T1的集电极接第四采样电阻R8的一端;第四采样电阻R8的另一端与NMOS管Q1的栅极和第三三极管T3的集电极分别相接;第三三极管T3的发射极接地,第三三极管T3的基极串联所述第二电阻R2与NMOS管Q1的源极相连;第一采样电阻R5串联在NMOS管Q1的源极与地之间;NMOS管Q1的漏极串联负载接电源,且NMOS管Q1的漏极串联第二采样电阻R6到采集信号输出端;第三采样电阻R7串联在采集信号输出端与地之间。

A short circuit protection circuit based on NMOS

【技术实现步骤摘要】
一种基于NMOS管的低端驱动输出短路保护电路
本技术涉及电路保护
,尤其涉及一种基于NMOS管的低端驱动输出短路保护电路。
技术介绍
在以场效应晶体管(MOS管)为低端开关的电路中,MOS管可以通过短路保护避免烧毁现象,但成本较高。而采用分立元件搭建的保护电路,电路设计复杂,调试困难,并且不支持高速度的脉冲宽度调制(PWM)的控制,保护电流精度低。而且当驱动输出负载发生短路时不能及时的关闭驱动电路,会造成输出驱动间断性开启,MOS管会受到连续的大电流冲击,对电路造成损伤。
技术实现思路
本技术的目的是提供一种基于NMOS管的低端驱动输出短路保护电路,在保证低成本的情况下,简化电路,使电路易于调试,并且加入状态监测来监控NMOS的状态,在监控到异常后关闭输出控制,提高短路保护电路的可靠性和开关频率。为此,本技术实施例提供了一种基于NMOS管的低端驱动输出短路保护电路,所述低端驱动输出短路保护电路包括:第一电阻R1、第二电阻R2、第一采样电阻R5、第二采样电阻R6、第三采样电阻R7、第四采样电阻R8、第五采样电阻R9、本文档来自技高网...

【技术保护点】
1.一种基于NMOS管的低端驱动输出短路保护电路,其特征在于,所述低端驱动输出短路保护电路包括:第一电阻R1、第二电阻R2、第一采样电阻R5、第二采样电阻R6、第三采样电阻R7、第四采样电阻R8、第五采样电阻R9、第一三极管T1、第二三极管T2、第三三极管T3和NMOS管Q1;/n所述第一电阻R1的一端连接控制信号输入端,另一端连接所述第二三极管T2的基极;所述第二三极管T2的发射极接地,所述第二三极管T2的集电极连接所述第五采样电阻R9的一端;所述第五采样电阻R9另一端连接所述第一三极管T1的基极;所述第一三极管T1的发射极接电源,所述第一三极管T1的集电极连接所述第四采样电阻R8的一端;所...

【技术特征摘要】
1.一种基于NMOS管的低端驱动输出短路保护电路,其特征在于,所述低端驱动输出短路保护电路包括:第一电阻R1、第二电阻R2、第一采样电阻R5、第二采样电阻R6、第三采样电阻R7、第四采样电阻R8、第五采样电阻R9、第一三极管T1、第二三极管T2、第三三极管T3和NMOS管Q1;
所述第一电阻R1的一端连接控制信号输入端,另一端连接所述第二三极管T2的基极;所述第二三极管T2的发射极接地,所述第二三极管T2的集电极连接所述第五采样电阻R9的一端;所述第五采样电阻R9另一端连接所述第一三极管T1的基极;所述第一三极管T1的发射极接电源,所述第一三极管T1的集电极连接所述第四采样电阻R8的一端;所述第四采样电阻R8另一端与所述NMOS管Q1的栅极和所述第三三极管T3的集电极分别相接;所述第三三极管T3的发射极接地,所述第三三极管T3的基极连接所述第二电阻R2的一端;所述第二电阻R2的另一端与所述NMOS管Q1的源极相连;所述第一采样电阻R5串联在所述NMOS管Q1的...

【专利技术属性】
技术研发人员:刘汝涛赵学峰刘渊霍舒豪张德兆王肖李晓飞张放
申请(专利权)人:北京智行者科技有限公司
类型:新型
国别省市:北京;11

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1