一种量子处理器芯片结构及其封装结构制造技术

一种量子处理器芯片结构及其封装结构，包括：封装基板(100)或衬底(300)；芯片(200)，设于封装基板(100)或衬底(300)的第一表面(101)；连接点(400)，设于封装基板(100)或衬底(300)的第一表面(101)和/或第二表面(102)；芯片(200)与至少一个连接点(400)连接。量子处理器芯片封装结构包括：可拆卸壳体(500)，其内表面与量子处理器芯片结构互补，在信号连接点(402)相对应的位置设有贯通的第一孔(501)；绝缘子(600)，其与第一孔(501)匹配；内导体(700)，其设于绝缘子(600)的轴线上，信号连接点(402)通过内导体(700)与外界器件连接。本实用新型专利技术即可增加原有面积内连接点(400)数量又可将芯片连接点(400)扇出至外部器件。

Chip structure and package structure of quantum processor

【技术实现步骤摘要】
一种量子处理器芯片结构及其封装结构
本技术涉及集成电路封装
，尤其涉及一种量子处理器芯片结构及其封装结构。
技术介绍
在超导量子计算的实现方案中，将量子处理器与外围电路进行连接是不可缺少的一个步骤。超导量子处理器封装盒体是与量子处理器进行连接的第一级装置，如何将超导量子处理器的各类性能管脚进行连接、扇出，并保证尽量小的减少对线路上信号性能的干扰就成为了业界的设计难题。超导量子计算机的量子处理器具有亚微观级的物理尺寸，目前常见的信号引出方式是通过绑线的形式将信号连接到周边的封装或电路板上，或者通过倒装焊、硅通孔(TSV)等工艺，将芯片管脚扇出到封装一侧。而因为各信号连接点的大小限制，在相同面积的芯片封装或TSV衬底芯片上，能容纳的信号连接点数量是有上限的。如何在有限面积内尽可能增加芯片的信号连接数量，以及在不损伤/影响芯片性能的条件下将信号管脚扇出到宏观尺寸，就成为技术难题。
技术实现思路
(一)要解决的技术问题基于上述技术问题，本技术提供了一种量子处理器芯片结构及其封装结构，以增加原有面积内连接点400数量以及将芯片连接点400扇出至宏观外部器件。(二)技术方案第一方面，本技术提供了一种量子处理器芯片结构，包括：封装基板100或衬底300；芯片200，设于封装基板100或衬底300的第一表面101；连接点400，设于封装基板100或衬底300的第一表面101和/或第二表面102，其中，第一表面101与第二表面102相对设置；芯片200与至少一个连接点400连接。>可选地，衬底300包括贯通第一表面101与第二表面102的TSV孔301，芯片200通过TSV孔301与位于衬底300的第二表面102的连接点400连接。第二方面，本技术提供了一种量子处理器芯片封装结构，用于封装量子处理器芯片结构，量子处理器芯片结构的连接点400包括接地连接点401以及信号连接点402，其特征在于，封装结构包括：可拆卸壳体500，其内表面与量子处理器芯片结构互补，在信号连接点402相对应的位置设有贯通的第一孔501；绝缘子600，其与第一孔501匹配；内导体700，其设于绝缘子600的轴线上，信号连接点402通过内导体700与外界器件连接。可选地，可拆卸壳体500的材料为金属。可选地，可拆卸壳体500在接地连接点401相对应的位置设有贯通的第二孔502，第二孔502内设有内导体700，接地连接点401通过内导体700与可拆卸壳体500连接。可选地，内导体700与连接点400的接触端为弹性材料或弹性结构。可选地，内导体700与连接点400的接触端为毛纽扣类弹性材料。可选地，内导体700为弹簧形。第三方面，本技术提供了一种量子处理器芯片结构的制作方法，包括：S1，将芯片200设于封装基板100或衬底300的第一表面101；S2，在封装基板100或衬底300的第一表面101和/或第二表面102设置连接点400；S3，将芯片200与连接点400连接。可选地，采用倒装焊技术将芯片200设于封装基板100或衬底300上，并采用直连的方式在封装基板100的第一表面101和第二表面102或衬底300的第一表面101设置连接点400；采用TSV工艺技术在衬底300的第二表面102设置连接点400。(三)有益效果本技术提供了一种量子处理器芯片结构及其封装结构，通过优化连接点在封装基板或衬底上的布置，提高了封装基板或衬底单位面积上连接点的数量；通过在量子处理器芯片结构的外部设置可拆卸金属壳体，在可拆卸金属壳体的表面设置通孔，在通孔内设置绝缘子和内导体700以方便连接点与外部器件连接。附图说明图1示意性示出了本公开实施例的芯片200设于封装基板100上的量子处理器芯片结构示意图；图2A示意性示出了本公开实施例的芯片200设于衬底300上的量子处理器芯片结构的主视图；图2B示意性示出了本公开实施例的芯片200设于衬底300上的量子处理器芯片结构的俯视图；图3示意性示出了本公开实施例的芯片200设于衬底300上的TSV孔的结构示意图；图4示意性示出了本公开实施例的芯片200设于封装基板100上的具有双面连接点400的量子处理器芯片结构示意图；图5A示意性示出了本公开实施例的芯片200设于芯片300上的具有双面连接点400的量子处理器芯片结构的主视图；图5B示意性示出了本公开实施例的芯片200设于芯片300上的具有双面连接点400的量子处理器芯片结构的俯视图；图6示意性示出了本公开实施例的量子处理器芯片封装结构示意图；图7示意性示出了本公开实施例的绝缘子600和固定针类内导体700的局部剖视图；图8示意性示出了本公开实施例的绝缘子600和接触端为针形的内导体700的局部剖视图；图9示意性示出了本公开实施例的绝缘子600和接触端为钩形的内导体700的局部剖视图；图10示意性示出了本公开实施例的绝缘子600和弹簧形内导体700的局部剖视图；图11示意性示出了本公开实施例的量子处理器芯片结构的制作方法步骤图。具体实施方式为使本技术的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本技术进一步详细说明。第一方面，本技术提供了一种量子处理器芯片结构，包括：封装基板100或衬底300；芯片200，设于封装基板100的第一表面101(如图1所示)或衬底300的第一表面101(如图2A和图2B所示)；连接点400，设于封装基板100或衬底300的第一表面101和/或第二表面102，其中，第一表面101与第二表面102相对设置；芯片200与至少一个连接点400连接。具体的，芯片200一般设置于封装基板100或衬底300上，参见图1和图2A；连接点400用于芯片200与外界器件进行连接，其设于封装基板100或衬底300的第一表面101和/或第二表面102，其中，第一表面101与第二表面102相对设置；芯片200可以与部分连接点400连接，另一部分连接点400作为预留连接点。当芯片200设于衬底300上时，衬底300还包括贯通第一表面101与第二表面102的TSV孔301，如图3所示，芯片200通过TSV孔301与位于衬底300的第二表面102的连接点400连接。连接点400包括接地连接点401以及信号连接点402。可以采用倒装焊技术将芯片200设于封装基板100或衬底300上，并采用直连的方式在封装基板100的第一表面101和第二表面102或衬底300的第一表面101设置连接点400；采用TSV工艺技术在衬底300的第二表面102设置连接点400。采用上述方式，针对封装基板100，将其设置成上下两侧均预留连接点400，如图4所示，即便在原始大小的封装基板100内，也可以获得更多的连接点400；针对衬底300，利用TSV技术将顶层信号与底层信号导通的同时，可以将上下两侧本文档来自技高网...

【技术保护点】
1.一种量子处理器芯片结构，其特征在于，包括：/n封装基板(100)或衬底(300)；/n芯片(200)，设于所述封装基板(100)或衬底(300)的第一表面(101)；/n连接点(400)，设于所述封装基板(100)或衬底(300)的第一表面(101)和/或第二表面(102)，其中，第一表面(101)与第二表面(102)相对设置；/n所述芯片(200)与至少一个所述连接点(400)连接。/n

【技术特征摘要】
1.一种量子处理器芯片结构，其特征在于，包括：
封装基板(100)或衬底(300)；
芯片(200)，设于所述封装基板(100)或衬底(300)的第一表面(101)；
连接点(400)，设于所述封装基板(100)或衬底(300)的第一表面(101)和/或第二表面(102)，其中，第一表面(101)与第二表面(102)相对设置；
所述芯片(200)与至少一个所述连接点(400)连接。


2.根据权利要求1所述的量子处理器芯片结构，其特征在于，所述衬底(300)包括贯通第一表面(101)与第二表面(102)的TSV孔(301)，所述芯片(200)通过所述TSV孔(301)与位于所述衬底(300)的第二表面(102)的连接点(400)连接。


3.一种量子处理器芯片封装结构，用于封装权利要求1所述的量子处理器芯片结构，所述量子处理器芯片结构的连接点(400)包括接地连接点(401)以及信号连接点(402)，其特征在于，所述封装结构包括：
可拆卸壳体(500)，其内表面与所述量子处理器芯片结构互补，在所述信号连接点(402)...

【专利技术属性】
技术研发人员：梁福田，邓辉，龚明，吴玉林，彭承志，朱晓波，潘建伟，
申请(专利权)人：中国科学技术大学，
类型：新型
国别省市：安徽;34