一种边界时钟窗口确定方法、电路、终端设备、存储介质技术

本发明专利技术公开了一种边界时钟窗口确定方法，包括如下步骤：动态时钟配置：FPGA根据动态配置命令进行初始化动态时钟配置；训练数据传输：CPU查询FPGA的时钟锁定状态信息并向FPGA传输训练数据；相位循环区间测试：遍历整个相位循环区间进行动态时钟配置和传输训练；时钟窗口确定：获取FPGA返回的传输正确性测试结果，根据测试结果重新发起时钟锁定完成时钟窗口确定。本发明专利技术利用FPGA提供的PLL等时钟资源自带的动态配置接口，适配简单的软硬件逻辑功能完成时钟相位的动态配置。设计简单，同时兼具一定的自适应性。在中低速并行片间互联总线的时钟窗口确定时具有应有价值。

【技术实现步骤摘要】
一种边界时钟窗口确定方法、电路、终端设备、存储介质
本专利技术涉及时钟窗口确定领域，尤其涉及一种边界时钟窗口确定方法、电路、终端设备、存储介质。
技术介绍
嵌入式系统中存在大量并行同步总线互联，包括嵌入式CPU与外设、FPGA与FPGA之间、FPGA与嵌入式CPU之间。支持这些芯片级单元交互的互联通道都存在对时钟窗口确定的需求。如图1所示，当时钟Clk处于A点时对Data进行采样处于Tsetup边界，而当时钟Clk处于B点时对Data进行采样则处于Tholdon边界。即当Clk处于A与B之间的任一位置时都能可靠的采样Data，因此A、B之间的窗口即为Clk的最佳窗口。在实际项目设计中，A、B点的确定与所采用的FPGA器件工艺、板级PCB布线、以及逻辑内部设计风格有较大关系。通常在逻辑设计风格一定的情况下，有以下几种方式确认A、B窗口的边界。第一种采用在Data路径上加入延迟单元，并配合延迟控制单元实现精度较高数据对齐。在多位宽数据通道上每一路数据插入的延迟单元是动态实时由延迟控制单元的。经过特定训练数据完成链路的传输训练过程。这种方式会根据每条链路具体情况自适应的插入延迟单元，达到使数据通道与随路采样时钟对齐的目的，具有良好的精度和自适赢性。但逻辑设计相对复杂。适用于高速并行总线通道传送对齐控制，例如ddr。第二种是简单粗暴的采用手动设置Clk相位偏移，通过训练数据验证通道传输正确性。找出若干通道传输正确的相位点，绘制正确相位窗口，确定时钟窗口边界。此方法不需要在设计加入任何附加对齐逻辑。但是效率低、自适应性差。
技术实现思路
本专利技术的目的在于，针对上述问题，提出一种边界时钟窗口确定方法、电路、终端设备、存储介质。一种边界时钟窗口确定方法，包括如下步骤：动态时钟配置：FPGA根据动态配置命令进行初始化动态时钟配置；训练数据传输：CPU查询FPGA的时钟锁定状态信息并向FPGA传输训练数据；相位循环区间测试：遍历整个相位循环区间进行动态时钟配置和传输训练；时钟窗口确定：获取FPGA返回的传输正确性测试结果，根据测试结果重新发起时钟锁定完成时钟窗口确定。进一步的，一种边界时钟窗口确定方法，所述的动态时钟配置包括如下子步骤：S101：CPU向FPGA发起动态配置命令；S102：FPGA将CPU发送的动态配置命令转换为时钟动态配置信号，并将该时钟动态配置信号发送给FPGA内部的动态时钟配置单元；S103：FPGA驱动动态时钟配置单元进行动态时钟配置，同时动态时钟配置单元进入时钟的重新锁定过程。进一步的，一种边界时钟窗口确定方法，所述的动态时钟配置单元采用PLL电路，通过接收的随路时钟信号对FPGA进行动态时钟配置。进一步的，一种边界时钟窗口确定方法，所述的训练数据传输包括如下子步骤：S201：CPU向FPGA下发动态时钟配置单元的状态查询命令，若动态时钟配置单元的时钟锁定信号完成，FPGA向CPU发送时钟锁定完成信号；S202：CPU根据接收的时钟锁定完成信号向FPGA传输训练数据。进一步的，一种边界时钟窗口确定方法，所述的相位循环区间测试包括如下子步骤：S301：CPU接收并存储FPGA返回的传输正确性结果以及该结果对应的相位；S302：按相位递增精度依次进行下一次时钟相位点配置及测试；S303：在遍历整个相位循环区间的配置及测试后，停止测试过程。一种边界时钟窗口确定方法，所述的相位递增精度人为设定，满足实际不同精度需求。一种边界时钟窗口确定方法，所述的确定时钟窗口通过提取出所有传输正确的相位点并根据这些相位点确定时钟窗口，取窗口中心点值作为最终相位配置动态时钟配置单元，并以此时钟相位点作为最终的工作相位重新发起时钟锁定，完成时钟边界窗口确定过程。一种边界时钟窗口确定电路，包括：动态时钟配置单元：根据动态配置命令进行FPGA初始化动态时钟配置；训练数据传输单元：驱动CPU查询FPGA的时钟锁定状态信息并向FPGA传输训练数据；相位循环区间测试单元：遍历整个相位循环区间进行动态时钟配置和传输训练；时钟窗口确定单元：获取FPGA返回的传输正确性测试结果，根据测试结果重新发起时钟锁定完成时钟窗口确定。一种边界时钟窗口确定终端设备，所述的终端设备包括：一个或多个处理器；存储装置，用于存储一个或多个程序；当所述一个或多个程序被所述一个或多个处理器执行时，使得所述一个或多个处理器实现上述边界时钟窗口确定方法。一种计算机可读存储介质，所述的计算机可读存储介质上存储有指令，其特征在于，该指令被处理器执行时实现上述边界时钟窗口确定方法的步骤。本专利技术的有益效果：本专利技术解决的了嵌入式系统设计中，当FPGA作为多芯片间并行数据传输的其中一方时涉及到片间互联总线的时钟窗口确定问题。系统设计时随路时钟和并行数据线由于片内、板级走线带来的延迟是不同的，这就需要一定的技术手段保证在正确的时钟窗口下采样数据。而这个时钟边界窗口，可通过在时钟或数据线上插入延迟单元来完成最佳边界窗口的确定。但这种方式设计复杂性较高，且更适用于在高速的并行总线传输接口实现。另外，简单的采用手动设置相位的方式，效率低、自适应性差，也不可取。本专利技术利用FPGA提供的PLL等时钟资源自带的动态配置接口，适配简单的软硬件逻辑功能完成时钟相位的动态配置。设计简单，同时兼具一定的自适应性。在中低速并行片间互联总线的时钟窗口确定时具有应有价值。附图说明图1是边界时钟窗口示意图。图2是本专利技术的流程原理示意图。图3是本专利技术实施例的硬件结构原理示意图。具体实施方式为了对本专利技术的技术特征、目的和效果有更加清楚的理解，现对照附图说明本专利技术的具体实施方式。本实施例中，如图2所示，一种边界时钟窗口确定方法，包括动态时钟配置：FPGA根据动态配置命令进行初始化动态时钟配置；训练数据传输：CPU查询FPGA的时钟锁定状态信息并向FPGA传输训练数据；相位循环区间测试：遍历整个相位循环区间进行动态时钟配置和传输训练；时钟窗口确定：获取FPGA返回的传输正确性测试结果，根据测试结果重新发起时钟锁定完成时钟窗口确定。具体的，一种边界时钟窗口确定方法，所述的动态时钟配置包括如下子步骤：S101：CPU向FPGA发起动态配置命令；S102：FPGA将CPU发送的动态配置命令转换为时钟动态配置信号，并将该时钟动态配置信号发送给FPGA内部的动态时钟配置单元；S103：FPGA驱动动态时钟配置单元进行动态时钟配置，同时动态时钟配置单元进入时钟的重新锁定过程；动态时钟配置单元采用PLL电路，通过接收的随路时钟信号对FPGA进行动态时钟配置。具体的，训练数据传输包括如下子步骤：S201：CPU向FPGA下发动态时钟配置单元的状态查询命令，若动态时钟配置单元的时钟锁定信号完成，FPGA向CPU发送时本文档来自技高网...

【技术保护点】
1.一种边界时钟窗口确定方法，其特征在于，包括如下步骤：/n动态时钟配置：FPGA根据动态配置命令进行初始化动态时钟配置；/n训练数据传输：CPU查询FPGA的时钟锁定状态信息并向FPGA传输训练数据；/n相位循环区间测试：遍历整个相位循环区间进行动态时钟配置和传输训练；/n时钟窗口确定：获取FPGA返回的传输正确性测试结果，根据测试结果重新发起时钟锁定完成时钟窗口确定。/n

【技术特征摘要】
1.一种边界时钟窗口确定方法，其特征在于，包括如下步骤：
动态时钟配置：FPGA根据动态配置命令进行初始化动态时钟配置；
训练数据传输：CPU查询FPGA的时钟锁定状态信息并向FPGA传输训练数据；
相位循环区间测试：遍历整个相位循环区间进行动态时钟配置和传输训练；
时钟窗口确定：获取FPGA返回的传输正确性测试结果，根据测试结果重新发起时钟锁定完成时钟窗口确定。


2.根据权利要求1所述的一种边界时钟窗口确定方法，其特征在于，所述的动态时钟配置包括如下子步骤：
S101：CPU向FPGA发起动态配置命令；
S102：FPGA将CPU发送的动态配置命令转换为时钟动态配置信号，并将该时钟动态配置信号发送给FPGA内部的动态时钟配置单元；
S103：FPGA驱动动态时钟配置单元进行动态时钟配置，同时动态时钟配置单元进入时钟的重新锁定过程。


3.根据权利要求1所述的一种边界时钟窗口确定方法，其特征在于，所述的动态时钟配置单元采用PLL电路，通过接收的随路时钟信号对FPGA进行动态时钟配置。


4.根据权利要求1所述的一种边界时钟窗口确定方法，其特征在于，所述的训练数据传输包括如下子步骤：
S201：CPU向FPGA下发动态时钟配置单元的状态查询命令，若动态时钟配置单元的时钟锁定信号完成，FPGA向CPU发送时钟锁定完成信号；
S202：CPU根据接收的时钟锁定完成信号向FPGA传输训练数据。


5.根据权利要求1所述的一种边界时钟窗口确定方法，其特征在于，所述的相位循环区间测试包括如下子步骤：
S301：CPU接收并存储FPGA返回的传输正确性结...

【专利技术属性】
技术研发人员：索艳滨，
申请(专利权)人：四川卫士通信息安全平台技术有限公司，
类型：发明
国别省市：四川;51