斩波器稳定型可编程增益放大器制造技术

本申请案的实施例涉及一种斩波器稳定型可编程增益放大器。一种电路包含：放大器(110、120)，其具有输入及输出。所述电路还包含：电流到电压放大器(152、162)，其具有输入。所述电路进一步包含：电流镜(131、132、141、142)，其耦合于所述放大器(110、120)的所述输出与所述电流到电压放大器(152、162)的所述输入之间。所述电流镜(131、132、141、142)经配置以对流动穿过所述电流镜的电流进行斩波。

Chopper stable programmable gain amplifier

【技术实现步骤摘要】
斩波器稳定型可编程增益放大器本申请案主张2018年10月31日提出申请的美国临时申请案第62/753,197号的优先权，所述美国临时申请案据此以引用的方式并入。
本申请案的实施例涉及放大器，且更特定来说涉及一种斩波器稳定型可编程增益放大器。
技术介绍
在一些信号处理应用中，第一电压域中的模拟信号将被第二电压域中的模/数转换器(ADC)数字化。举例来说，模拟信号可包括高达+/-18V的任何电压，但ADC从5V电力供应操作。可编程增益放大器(PGA)经包含以在其中模拟信号处于ADC的5V范围之外的情形中使模拟信号衰减。所述放大器还能够在其中模拟信号较小的情形中放大模拟信号。
技术实现思路
在一个实例中，一种电路包含：放大器，其具有输入及输出。所述电路还包含：电流到电压放大器，其具有输入。所述电路进一步包含：电流镜，其耦合于所述放大器的所述输出与所述电流到电压放大器的所述输入之间。所述电流镜经配置以对流动穿过第一电流镜的电流进行斩波。所述电流镜具有1:M电流镜像比，其中M大于或等于1。附图说明为详细本文档来自技高网...

【技术保护点】
1.一种电路，其包括：/n第一放大器，其具有输入及输出；/n电流到电压放大器，其具有输入；及/n第一电流镜，其耦合于所述第一放大器的所述输出与所述电流到电压放大器的所述输入之间，所述第一电流镜包含：/n第一多个晶体管，在每一时钟周期中，所述晶体管中的至少一个但非所有晶体管经激活以传递由所述第一放大器的所述输出控制的第一电流；及/n第二多个晶体管，在每一时钟周期中，所述晶体管中的至少两个但非所有晶体管经激活以传递第二电流，所述第二电流根据所述第一电流镜的电流镜像比而镜射所述第一电流；以及/n移位逻辑电路，其具有时钟输入且具有多个输出，每一移位逻辑电路输出耦合到所述第一多个晶体管及所述第二多个晶体...

【技术特征摘要】
20181031 US 62/753,197;20190514 US 16/411,7801.一种电路，其包括：
第一放大器，其具有输入及输出；
电流到电压放大器，其具有输入；及
第一电流镜，其耦合于所述第一放大器的所述输出与所述电流到电压放大器的所述输入之间，所述第一电流镜包含：
第一多个晶体管，在每一时钟周期中，所述晶体管中的至少一个但非所有晶体管经激活以传递由所述第一放大器的所述输出控制的第一电流；及
第二多个晶体管，在每一时钟周期中，所述晶体管中的至少两个但非所有晶体管经激活以传递第二电流，所述第二电流根据所述第一电流镜的电流镜像比而镜射所述第一电流；以及
移位逻辑电路，其具有时钟输入且具有多个输出，每一移位逻辑电路输出耦合到所述第一多个晶体管及所述第二多个晶体管中的相应晶体管，所述移位逻辑电路经配置以从一个时钟周期到下一时钟周期而激活所述第一多个晶体管中的不同晶体管。


2.根据权利要求1所述的电路，其中所述第二多个晶体管包含四个晶体管，且其中，针对每一时钟周期，所述移位逻辑电路经配置以：
激活所述第一多个晶体管中的仅一个晶体管；及
激活来自所述第二多个晶体管中的所述四个晶体管当中的三个晶体管。


3.根据权利要求2所述的电路，其中所述第一多个晶体管包含四个晶体管，且其中所述移位逻辑电路经配置以从每四个时钟周期中的一个时钟周期到下一时钟周期而激活来自所述第二多个晶体管中的所述四个晶体管当中的三个晶体管的不同群组。


4.根据权利要求1所述的电路，其进一步包括：
第二电流镜，其耦合于所述第一放大器的所述输出与所述电流到电压放大器的所述输入之间，所述第二电流镜包含：
第三多个晶体管，在每一时钟周期中，所述晶体管中的至少一个但非所有晶体管经激活以传递由所述第一放大器的所述输出控制的第三电流；及
第四多个晶体管，在每一时钟周期中，所述晶体管中的至少两个但非所有晶体管经激活以传递第四电流，所述第四电流根据所述第二电流镜的电流镜像比而镜射所述第三电流。


5.根据权利要求4所述的电路，其中所述第一多个晶体管及所述第二多个晶体管中的每一晶体管包括p型金属氧化物半导体场效应晶体管，且其中所述第三多个晶体管及所述第四多个晶体管中的每一晶体管包括n型金属氧化物半导体场效应晶体管。


6.根据权利要求1所述的电路，其中所述移位逻辑电路包括：
第一触发器，其具有输出；及
第二触发器，其具有耦合到所述第一触发器的所述输出的输入。


7.根据权利要求6所述的电路，其中所述第一触发器具有经配置以接收时钟的时钟输入，且所述第二触发器也具有经配置以接收所述时钟的时钟输入。


8.根据权利要求1所述的电路，其中：
所述移位逻辑电路包括多个串联耦合的触发器，所述多个触发器中的每一者具有输入及输出；
每一触发器的所述输出耦合到另一触发器的所述输入；
所述第一多个晶体管及所述第二多个晶体管中的每一晶体管具有控制输入；且
所述多个触发器中的每一者的所述输出耦合到相应晶体管的控制输入。


9.根据权利要求8所述的电路，其中所述多个触发器中的每一者包含预设输入及清除输入，所述预设输入或所...

【专利技术属性】
技术研发人员：庄尚源，
申请(专利权)人：德州仪器公司，
类型：发明
国别省市：美国;US