本发明专利技术公开了一种基于分块压缩感知的CCD视频压缩测量成像系统及控制方法，系统包括FPGA控制器、CCD图像传感器、CCD驱动电路、相关双采样电路CDS、可编程增益放大器PGA电路、采样保持/电容阵列、随机数发生器、多路模拟开关MUX、模拟加法器、A/D转换器(ADC)、存储器和编码器。方法包括：系统初始化，随机数发生器产生一个M行N列的随机数矩阵；第1个模拟子块的充电；两个模拟子块的轮流充电；两个模拟子块的轮流压缩测量。该系统具有压缩感知成像系统的通用性、加密性、鲁棒性和可伸缩性等特征。通过串行模拟电信号的交替转存，以CCD帧速率完成视频场景的压缩成像。该方法减少了测量个数，有效降低了传感器功耗，并降低了A/D转换器(ADC)的速度和带宽要求，也降低了成本。
【技术实现步骤摘要】
本专利技术涉及图像、视频信号处理
，特别是涉及压缩成像系统硬件实现领域的压缩测量值获取系统及控制方法。
技术介绍
压缩感知(compressive sensing，CS)是近十年发展起来的一项新理论和技术。传统信号采样都必须遵守奈奎斯特采样定理，其采样频率至少为信号最高频率的两倍；传统图像视频基于奈奎斯特采样，再用H.264等压缩方法进行数据压缩，因此常规的压缩处理过程丢弃大量冗余信息、浪费大量的存储空间和计算资源。而压缩感知以信号稀疏表示理论为前提，充分利用了信号本身的结构稀疏性，通过选择合适的测量矩阵，以远低于奈奎斯特采样率实现信号同时压缩和采样。压缩传感理论带来了信号采集理论的变革，在模拟信息转换、压缩成像、雷达成像、生物医学成像、无线传感网络和物联网等领域具有广阔的应用前景。近年来，国内外学者对基于压缩感知的成像系统进行了大量研究，这些研究大都围绕着如何实现空间光调制来展开的。2006年，Rice大学Baraniuk等提出并实现了一种单像素照相机，利用数字微镜器件(Digital Micromirror Device, DMD)、单像素探测器和A/D转换器获得压缩测量。该成像系统控制系统复杂、成本高，采集速度慢，难以实现实时压缩成像。MIT的Fergus等提出了随机镜头相机模型，该相机镜头采用随机反射镜面，随机反射镜通过测量矩阵控制。该相机具有超分辨率和深度估计能力，但相机的镜头校准复杂耗时，存储需求大、成像速度低。Duke大学的COMP-1研究组提出多孔径成像系统，该相机使用编码孔径技术完成压缩采样，再重构原始图像，但该系统结构较为复杂、实现困难。2008年Robucci等提出了 CMOS压缩成像装置，它将图像分成不重叠子块，通过对模拟像素进行随机求和与A/D转换实现压缩采样。该系统需要模拟寄存器来存储随机矩阵，存储需求大、功耗较大，实现复杂。2009年Jacques等提出基于随机卷积的CMOS压缩成像方法，它通过移位寄存器对模拟像素进行随机卷积计算，实现压缩采样。该系统实现简单，但获取测量值时要进行多次移位操作，图像获取效率低、功耗大。总之，现行压缩成像系统复杂，压缩采样速度慢，不能用于实时视频压缩采样。众所周知，CCD比CMOS成像效果好，但限于CCD结构都是采用串行输出信号，造成压缩采样过程中很难进行线性投影。此外，因此，视频压缩成像领域存在着较多的技术瓶颈。
技术实现思路
基于上述技术问题，本专利技术提出了一种新的基于分块压缩感知的CCD视频压缩成像测量值获取系统及其控制方法，该方法以分块压缩感知理论为基础，首先将CCD图像传感器串行输出的每帧模拟像素分成像素数目相同的模拟子块，再通过引入了采样保持/电容阵列交替转存串行输出的模拟像素子块，然后对模拟像素子块进行模拟压缩计算，再用A/D转换器得到压缩计算输出的模拟信号的数字测量值，通过分别对所有模拟子块的压缩测量，最终获得视频帧的压缩采样。本专利技术的目的是通过下述技术方案来实现的。本专利技术首先提供了一种基于分块压缩感知的CCD压缩测量视频成像系统，该系统包括CXD图像传感器、CXD驱动电路、FPGA控制器、相关双采样电路⑶S、可编程增益放大PGA电路、采样保持/电容阵列、随机数发生器、模拟多路开关MUX电路、模拟加法器、A/D转换器(ADC)、存储器、编码器和通信接口，其中:FPGA控制器，用于产生CXD垂直时钟信号、采样保持阵列信号和A/D转换控制信号;CCD图像传感器，用于感知视频场景的光强信号，并将其转换为电信号，在CCD图像传感器上产生用电压信号表示的场景模拟像素矩阵；CXD驱动电路，用于将CXD垂直时钟信号进行缓冲和驱动；相关双采样电路⑶S，用于完成CXD输出电压信号的解调；可编程增益放大器PGA电路，用于C⑶输出电压信号的放大，同时将相关双采样电路CDS后输出的CCD电压信号中的高频噪声滤出；采样保持/电容阵列，用于储存CCD串行输出的模拟像素到电容阵列上；随机数发生器，用于产生二值随机测量矩阵；多路模拟开关MUX电路，用于控制模拟像素完成压缩计算；模拟加法器，用于完成模拟像素压缩计算； A/D转换器(ADC)，将压缩计算结果转换成数字量；存储器，存储转换得到的数字信号；编码器，对每帧压缩成像数据进行编码；所述FPGA控制器分别连接CXD图像传感器、CXD驱动电路、A/D转换器(ADC)、采样保持/电容阵列、存储器和编码器；所述驱动电路、CCD图像传感器相互连接，CCD图像传感器连接相关双采样电路，相关双采样电路通过可编程增益放大器PGA连接至采样保持/电容阵列，采样保持/电容阵列通过多路模拟开关MUX连接模拟加法器和随机数发生器，模拟加法器连接至A/D转换器(ADC)。进一步地，该系统采用CXD图像传感器向本系统提供模拟像素矩阵。进一步地，所述可编程增益放大器PGA电路为低通滤波放大电路，可编程增益放大器PGA和相关双采样电路CDS共同完成CCD输出电压信号的处理。进一步地，所述的基于分块压缩感知的CCD视频压缩测量成像系统，其特征在于，所述采样保持/电容阵列由2个模拟子块构成，两个模拟子块轮流转存CCD串行输出的模拟像素信号。进一步地，所述的随机数发生器电路产生M行N列的二值随机测量矩阵，用这些随机信号控制多路模拟开关MUX电路的瞬时通断。进一步地，所述的多路模拟开关MUX电路和模拟加法器电路，在随机数发生器电路输出信号的控制下，随机选择模拟子块中的部分模拟像素同时送到模拟加法器电路完成模拟压缩计算，再将结果送到A/D转换器将模拟信号转换为数字量。进一步地，所述的数据通信接口有USB接口、SD卡和Gige千兆网口，完成数据通?目O本专利技术还提供了一种基于分块压缩感知的CCD视频压缩测量成像的控制方法，该方法包括以下步骤:系统初始化:对于LXC个模拟像素，假设将其分为T个模拟子块，每个子块有N个模拟像素，子块总数T = LXC/N ;令η表示块内单元数，t为当前充电的模拟子块序号，tt为完成压缩测量的子块数目，m为当前压缩测量的子块压缩测量次数；令11 = l、t = l、x =(t_l)*N+n，tt = 0，m = I ;步骤1:随机数发生器产生一个M行N列的随机数矩阵；启动FPGA控制器产生读取CCD图像传感器像素视频帧的周期时序信号，则CCD图像传感器开始串行输出模拟像素；初始化A/D转换器工作模式；步骤2 =FPGA控制器产生第x单元的充电控制信号SI，令n = n+1 ;步骤3:判断n>N，若条件不成立则重复执行步骤2 ;若条件成立，表示第一个模拟子块充电完毕，然后对模拟像素进行压缩测量，则令t = t+1，η = 1，转步骤4 ;步骤4:同时转步骤5和步骤9，将步骤5-8与步骤9_15并行执行:步骤5 =FPGA控制器产生第x单元的充电控制信号SI，再令n = n+1 ;步骤6:判断n>N，条件不成立转步骤5继续对当前子块充电；若条件成立表示当前模拟子块充电完毕，贝>1令t = t+l、n = I，转步骤7 ；步骤7:判断t>2，若条件不成立转步骤5 ;若条件成立则令t = 1、η = 1，转步骤8 ；步骤8:转步骤5执行，然后重复对两个模拟子块轮流充电；步骤9 =F本文档来自技高网...
【技术保护点】
基于分块压缩感知的CCD视频压缩测量成像系统，其特征在于，该系统包括：FPGA控制器，用于产生CCD垂直时钟信号、采样保持阵列信号和A/D转换控制信号；CCD图像传感器，用于感知视频场景的光强信号，并将其转换为电信号，在CCD图像传感器上产生用电压信号表示的场景模拟像素矩阵；CCD驱动电路，用于将CCD垂直时钟信号缓冲和驱动；相关双采样电路CDS，用于完成CCD输出电压信号解调；可编程增益放大器PGA电路，用于CCD输出电压信号放大，同时将相关双采样电路CDS输出的CCD电压信号中的高频噪声滤出；采样保持/电容阵列，用于储存CCD串行输出的模拟像素；随机数发生器，用于产生二值随机测量矩阵；多路模拟开关MUX电路，用于控制模拟像素完成压缩计算；模拟加法器，用于完成模拟像素压缩计算；A/D转换器，将压缩计算结果转换成数字量；存储器，存储转换得到的数字信号；编码器，对每帧压缩成像数据进行压缩编码；所述FPGA控制器分别连接CCD图像传感器、CCD驱动电路、A/D转换器、采样保持/电容阵列、存储器和编码器；所述驱动电路、CCD图像传感器相互连接，CCD图像传感器连接相关双采样电路，相关双采样电路通过可编程增益放大器PGA连接至采样保持/电容阵列，采样保持/电容阵列通过多路模拟开关MUX连接模拟加法器和随机数发生器，模拟加法器连接至A/D转换器。...
【技术特征摘要】
【专利技术属性】
技术研发人员：杨森林，崇鑫，李喜龙，段颖妮，卢锋，
申请(专利权)人：西安文理学院，
类型：发明
国别省市：陕西;61
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。