【技术实现步骤摘要】
CPLD实现IIC接口从设备方法、智能终端及储存介质
本专利技术涉及嵌入式驱动
，尤其涉及一种CPLD实现IIC接口从设备方法、智能终端及储存介质。
技术介绍
IIC总线在嵌入式设备中广泛使用，一般用于慢速设备的通信，时钟频率一般在几兆赫兹以下。分为主设备和从设备，点对点通信，时钟信号由主设备产生，从设备利用主设备的时钟收发数据。绝大部分嵌入式主控CPU都是做主机，其它外围芯片作为从机。但是如果与主控CPU通过I2C连接的设备只能做主设备，那么主控CPU就只能做从设备了。那么则会产生如下问题：1、有的主控CPU不支持从设备模式；2、主控CPU的某些IO管脚被占用了，不能实现从设备功能；3、利用GPIO模拟方式，对时钟的高低电平变化难以捕捉，效率很低，状态机也不会稳定。
技术实现思路
为了解决现有技术中在主控CPU安装在设置有主设备的IIC总线上无法实现从设备功能的问题，本专利技术提出一种CPLD实现IIC接口从设备方法、智能终端及储存介质。本专利技术通过以下技术方案实现的：一...
【技术保护点】
1.一种CPLD实现IIC接口从设备方法，其特征在于，所述方法包括：IIC主线、与所述IIC主线连接的主设备、以及与所述IIC主线通过CPLD模块连接的主控CPU，所述IIC主线包括时钟线和数据线；/n所述CPLD获取所述时钟线上的电平，并接收所述数据线上的读信号或写信号；/n所述CPLD接收所述读信号时，所述CPLD获取所述主控CPU发送的第一数据，并将所述第一数据按优先级顺序将所述数据发送至所主设备；/n所述CPLD接收所述写信号时，所述CPLD获取所述主设备的第二数据，并将所述第二数据写入所述主控CPU；/n所述CPLD接收所述主设备发送的结束信号，停止将所述第一数据...
【技术特征摘要】
1.一种CPLD实现IIC接口从设备方法，其特征在于，所述方法包括：IIC主线、与所述IIC主线连接的主设备、以及与所述IIC主线通过CPLD模块连接的主控CPU，所述IIC主线包括时钟线和数据线；
所述CPLD获取所述时钟线上的电平，并接收所述数据线上的读信号或写信号；
所述CPLD接收所述读信号时，所述CPLD获取所述主控CPU发送的第一数据，并将所述第一数据按优先级顺序将所述数据发送至所主设备；
所述CPLD接收所述写信号时，所述CPLD获取所述主设备的第二数据，并将所述第二数据写入所述主控CPU；
所述CPLD接收所述主设备发送的结束信号，停止将所述第一数据发送至所述主设备或停止将所述第二数据写入所述主控CPU。
2.根据权利要求1所述的CPLD实现IIC接口从设备方法，其特征在于，所述CPLD获取所述时钟线上的电平，并接收所述数据线上的读信号或写信号之前还包括：
预设所述CPLD与所述时钟线连接，并接收所述时钟线的电平信号；
预设所述CPLD与所述数据线连接，并沿所述数据线接收或发送数据。
3.根据权利要求1或2所述的CPLD实现IIC接口从设备方法，其特征在于，所述CPLD获取所述时钟线上的电平，并接收所述数据线上的读信号或写信号具体包括：
所述时钟线电平由低至高时，所述CPLD接收所述数据线上的所述读信号或所述写信号。
4.根据权利要求3所述的CPLD实现IIC接口从设备方法，其特征在于，所述CPLD接收所述读信号时，所述CPLD获取所述主控CPU发送的第一数据，并将所述第一数据按优先级顺序将所述数据发送至所主设备具体包括：
所述CPLD获取所述主控CPU发送的部分所述第一数据；
所述CPLD获取所述时钟线上电平由低至高时，所述CPLD将获取的所述第一数据沿所述数据线发送至所述主设备；
所述CPLD向所述主控CPU发送字节发送中断，再次获取所述主控CPU发送的部分所述第一数据，并发送至所述主设备。
5.根据权利要...
【专利技术属性】
技术研发人员：梁栋，吴闽华，孟庆晓，杨超，秦金昆，
申请(专利权)人：深圳震有科技股份有限公司，
类型：发明
国别省市：广东;44
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。