一种多周期指令处理方法、处理器和电子设备技术

本申请实施例提供一种多周期指令处理方法、处理器和电子设备，属于计算机领域，用以解决单周期指令处理器不支持自定义多周期指令的技术问题。其中，处理器设有自定义指令执行单元，用于产生主动暂停信号，以及通过主动暂停信号，控制其他功能单元在自定义多周期指令的执行阶段暂停运行，其他功能单元为流水线架构中除自定义指令执行单元以外的功能单元，自定义多周期指令为执行阶段包括多个微操作的自定义指令；自定义指令执行单元，还用于在其他功能单元暂停运行期间，依次执行自定义多周期指令的执行阶段所包括的多个微操作。本申请提供的上述方法、处理器和电子设备，能够基于单周期指令处理器实现对自定义多周期指令的处理。

A multi cycle instruction processing method, processor and electronic equipment

【技术实现步骤摘要】
一种多周期指令处理方法、处理器和电子设备
本申请涉及计算机
，尤其涉及一种多周期指令处理方法、处理器和电子设备。
技术介绍
计算机之所以能够处理指令、进行运算，是因为中央处理器(centralprocessingunit，CPU)能从存放程序的内存里取出一条指令，译码后执行这条指令，紧接着又是取指令、译码、执行指令，直至遇到停机指令。目前，处理器(例如CPU，centralprocessingunit)大多采用流水线方式来处理指令。处理器的流水线(pipeline)方式，类似于工业生产中的装配流水线，在处理器中，由多个不同功能的电路单元组成一条指令处理流水线，一条指令被分成与电路单元数目对应的多个微操作，再由这些电路单元分别依次执行，例如一条指令可以被划分为取指、译码和执行三个阶段，分别由取指单元、译码单元和执行单元来分别完成，取指单元在一个时钟周期内完成第一条指令的取指后，在第二个时钟周期内进行第二条指令的取指，译码单元在第二个时钟周期内进行第一条指令的译码，在第三个时钟周期内进行第二条指令的译码，执行单元在第三个时钟周期进行第一条指令的执行，如此依次类推，从整个处理器的宏观工作效率角度而言，相当于在一个时钟周期完成一条指令，因此提高了CPU的运算速度。根据处理器内部流水线设计，处理器包括支持单周期指令类型和支持多周期指令类型。其中，已有技术下，部分支持单周期指令的处理器，虽然设置了自定义指令功能，但受限于原有的流水线设计，仅能支持单周期自定义指令扩展，无法基于单周期指令处理器实现多周期指令的处理。
技术实现思路
本申请实施例提供了一种多周期指令扩展方法、装置和处理器，用以解决已有技术中单周期指令处理器不支持自定义多周期指令的问题。第一方面，本申请提供一种处理器，支持单周期指令且设有自定义指令执行单元，其中：自定义指令执行单元，用于产生主动暂停信号，以及通过主动暂停信号，控制其他功能单元在自定义多周期指令的执行阶段暂停运行，其他功能单元为流水线架构中除自定义指令执行单元以外的功能单元，自定义多周期指令为执行阶段包括多个微操作的自定义指令；自定义指令执行单元，还用于在其他功能单元暂停运行期间，依次执行自定义多周期指令的执行阶段所包括的多个微操作。可选的，自定义指令执行单元与处理器外部具有预设访问带宽的存储器连接；依次执行自定义多周期指令的执行阶段所包括的多个微操作时，自定义指令执行单元，进一步用于：根据指定访问路径，通过直接访问处理器外部具有预设访问带宽的存储器，以获取执行多个微操作所需的运算数据。可选的，自定义指令执行单元，进一步用于：通过主动暂停信号，控制处理器外部存储器，在其他功能单元暂停运行期间，允许自定义指令执行单元具有唯一访问权限。可选的，处理器内部还设有第一内部逻辑控制模块和门控电路；自定义指令执行单元，通过门控电路与第一内部逻辑控制模块信号连接，第一内部逻辑控制模块的内部控制逻辑与处理器原有内部控制逻辑保持一致，门控电路用于在任一输入有效时，均控制输出为有效信号；主动暂停信号与处理器外部暂停信号作为门控电路的输入，依次经门控电路、第一内部逻辑控制模块后，输出至其他功能单元。可选的，处理器还设有第二内部逻辑控制模块；第二内部逻辑控制模块的内部控制逻辑与第一内部逻辑控制模块保持一致，外部暂停信号经第二内部逻辑控制模块，输出至自定义指令执行单元。可选的，在其他功能单元暂停运行期间，依次执行自定义多周期指令的执行阶段所包括的多个微操作时，自定义指令执行单元，进一步用于：通过计数方式判断多个微操作是否执行完毕，确定多个微操作未执行完毕时，屏蔽外部暂停信号，直至多个微操作被执行完毕。第二方面，本申请还提供一种电子设备，包括如上述任一项的处理器和设于处理器外部的存储器；存储器包括访问控制接口和外部存储空间，自定义指令执行单元产生的主动暂停信号输出至访问控制接口；访问控制接口，用于根据主动暂停信号，在其他功能单元暂停运行期间内，控制自定义指令执行单元对外部存储空间具有唯一访问权限。第三方面，本申请还提供一种多周期指令处理方法，基于支持单周期指令且设有自定义指令执行单元的处理器实施，具体包括：自定义指令执行单元产生主动暂停信号，通过主动暂停信号，控制其他功能单元在自定义多周期指令的执行阶段暂停运行；其他功能单元为流水线架构中除自定义指令执行单元以外的功能单元，自定义多周期指令为执行阶段包括多个微操作的自定义指令；自定义指令执行单元，在其他功能单元暂停运行期间，依次执行自定义多周期指令的执行阶段所包括的多个微操作。可选的，依次执行自定义多周期指令的执行阶段所包括的多个微操作，进一步包括：自定义指令执行单元根据指定访问路径，通过直接访问处理器外部具有预设访问带宽的存储器，以获取执行多个微操作所需的运算数据；和/或，自定义指令执行单元，通过主动暂停信号控制处理器外部存储器，在其他功能单元暂停运行期间，允许自定义指令执行单元具有唯一访问权限。可选的，自定义指令执行单元产生主动暂停信号之前，进一步包括：复制处理器原有的内部控制逻辑，获得第一内部逻辑控制模块和第二内部逻辑控制模块；通过主动暂停信号，控制其他功能单元在自定义多周期指令的执行阶段暂停运行，具体包括：将主动暂停信号与处理器外部暂停信号输入至预设的门控电路，依次经门控电路、第一内部逻辑控制模块后，输出至其他功能单元，门控电路用于在任一输入有效时，均控制输出为有效信号；和/或，复制处理器原有的内部控制逻辑，获得第一内部逻辑控制模块和第二内部逻辑控制模块之后，进一步包括：通过第二内部逻辑控制模块，接收外部暂停信号并输出至自定义指令执行单元；在其他功能单元暂停运行期间，依次执行自定义多周期指令的执行阶段所包括的多个微操作，进一步包括：通过计数方式判断多个微操作是否执行完毕，确定多个微操作未执行完毕时，屏蔽外部暂停信号，直至多个微操作被执行完毕。在本申请实施例中，利用处理器的自定义指令功能和暂停机制，对原有仅支持单周期指令的处理器加以改进，通过自定义指令执行单元产生主动暂停信号，其他功能单元受暂停信号控制，在自定义多周期指令的执行阶段暂停运行，在此暂停期间，自定义指令执行单元可继续执行多周期指令的多个微操作，不受原有流水线架构的影响，从而实现自定义多周期指令的处理，使改进后的处理器可同时支持单周期指令和多周期指令的自定义扩展。附图说明图1为已有技术中的单周期指令处理器相关结构示意图；图2为本申请实施例中改进后的可支持多周期指令的处理器的相关结构示意图；图3为已有技术中单周期指令处理的部分信号波形示意图；图4为本申请实施例中改进后的多周期指令处理的部分信号波形示意图；图5为已有技术中单周期指令处理流水线示意图；图6为本申请实施例中改进本文档来自技高网...

【技术保护点】
1.一种处理器，支持单周期指令且设有自定义指令执行单元，其特征在于：/n所述自定义指令执行单元，用于产生主动暂停信号，以及通过所述主动暂停信号，控制其他功能单元在自定义多周期指令的执行阶段暂停运行，所述其他功能单元为流水线架构中除所述自定义指令执行单元以外的功能单元，所述自定义多周期指令为执行阶段包括多个微操作的自定义指令；/n所述自定义指令执行单元，还用于在所述其他功能单元暂停运行期间，依次执行所述自定义多周期指令的执行阶段所包括的多个微操作。/n

【技术特征摘要】
1.一种处理器，支持单周期指令且设有自定义指令执行单元，其特征在于：
所述自定义指令执行单元，用于产生主动暂停信号，以及通过所述主动暂停信号，控制其他功能单元在自定义多周期指令的执行阶段暂停运行，所述其他功能单元为流水线架构中除所述自定义指令执行单元以外的功能单元，所述自定义多周期指令为执行阶段包括多个微操作的自定义指令；
所述自定义指令执行单元，还用于在所述其他功能单元暂停运行期间，依次执行所述自定义多周期指令的执行阶段所包括的多个微操作。


2.根据权利要求1所述的处理器，其特征在于：
所述自定义指令执行单元与处理器外部具有预设访问带宽的存储器连接；
依次执行所述自定义多周期指令的执行阶段所包括的多个微操作时，所述自定义指令执行单元，进一步用于：
根据指定访问路径，通过直接访问所述处理器外部具有预设访问带宽的存储器，以获取执行所述多个微操作所需的运算数据。


3.根据权利要求2所述的处理器，其特征在于，所述自定义指令执行单元，进一步用于：
通过所述主动暂停信号，控制所述处理器外部存储器，在所述其他功能单元暂停运行期间，允许所述自定义指令执行单元具有唯一访问权限。


4.根据权利要求1所述的处理器，其特征在于，所述处理器内部还设有第一内部逻辑控制模块和门控电路；
所述自定义指令执行单元，通过门控电路与所述第一内部逻辑控制模块信号连接，所述第一内部逻辑控制模块的内部控制逻辑与处理器原有内部控制逻辑保持一致，所述门控电路用于在任一输入有效时，均控制输出为有效信号；
所述主动暂停信号与处理器外部暂停信号作为所述门控电路的输入，依次经所述门控电路、所述第一内部逻辑控制模块后，输出至所述其他功能单元。


5.根据权利要求4所述的处理器，其特征在于，所述处理器还设有第二内部逻辑控制模块；
所述第二内部逻辑控制模块的内部控制逻辑与所述第一内部逻辑控制模块保持一致，所述外部暂停信号经所述第二内部逻辑控制模块，输出至所述自定义指令执行单元。


6.根据权利要求5所述的处理器，其特征在于，在所述其他功能单元暂停运行期间，依次执行所述自定义多周期指令的执行阶段所包括的多个微操作时，所述自定义指令执行单元，进一步用于：
通过计数方式判断所述多个微操作是否执行完毕，确定所述多个微操作未执行完毕时，屏蔽所述外部暂停信号，直至所述多个微操作被执行完毕。


7.一种电子设备，其特征在于，包括如权利要求1-6任...

【专利技术属性】
技术研发人员：黄锐，付军，张亦农，薛骏，
申请(专利权)人：合肥中感微电子有限公司，
类型：发明
国别省市：安徽;34