一种交换机多Phy芯片管理的方法和设备技术

本发明专利技术提供了一种交换机多Phy芯片管理的方法和设备，该方法包括以下步骤：基于读取到的每个Phy芯片基本配置参数分别对每个Phy芯片进行配置；响应于接收到CPU对Phy芯片重新配置的请求，将新的配置参数传输到Phy芯片进行配置；响应于Phy芯片配置完成且Phy芯片状态正常，判断CPU对Phy芯片的读取方式；响应于读取方式为预读取，读取Phy芯片的参数并将Phy芯片参数传输至CPU。通过使用本发明专利技术的方法，能够通过CPU的USB接口对Phy芯片管理配置，无需占用交换芯片内部资源，还可以实现Phy芯片的异步管理，控制效率高，实现CPU对多颗Phy芯片的管理控制功能，扩展性强。

A management method and equipment of multi PHY chips in switch

【技术实现步骤摘要】
一种交换机多Phy芯片管理的方法和设备
本领域涉及计算机领域，并且更具体地涉及一种交换机多Phy芯片管理的方法和设备。
技术介绍
随着通讯技术的不断发展，数据中心网络的数据传输速率也在逐步提高，服务器网卡正从1G/10G向25G升级，相应的，对于数据中心交换机的速率和端口数量要求，也变得越来越高。对于多节点多端口交换机，往往采用“交换芯片+多张Phy卡”结构，同时，每张Phy也会包含多颗Phy芯片，对于整个系统而言，就形成了“单颗交换芯片+多颗Phy芯片”的新型交换机拓扑结构，在传统设计中，CPU通过交换芯片管理Phy芯片，而对于这种新型交换机拓扑结构，CPU通过交换芯片管理多颗Phy芯片，不仅管理效率较低，而且占用交换芯片的资源。
技术实现思路
有鉴于此，本专利技术实施例的目的在于提出一种交换机多Phy芯片管理的方法，能够通过CPU的USB接口对Phy芯片管理配置，无需占用交换芯片内部资源，还可以实现Phy芯片的异步管理，控制效率高，实现CPU对多颗Phy芯片的管理控制功能，扩展性强。基于上述目的，本专利技术的实施例的一个方面提供了一种交换机多Phy芯片管理的方法，包括以下步骤：基于读取到的每个Phy芯片基本配置参数分别对每个Phy芯片进行配置；响应于接收到CPU对Phy芯片重新配置的请求，将新的配置参数传输到Phy芯片进行配置；响应于Phy芯片配置完成且Phy芯片状态正常，判断CPU对Phy芯片的读取方式；响应于读取方式为预读取，读取Phy芯片的参数并将Phy芯片参数传输至CPU。根据本专利技术的一个实施例，基于读取到的每个Phy芯片基本配置参数分别对每个Phy芯片进行配置包括：经由ARM单元从存储器中读取每个Phy芯片基本配置参数。根据本专利技术的一个实施例，将新的配置参数传输到Phy芯片进行配置包括：CPU通过USB信号将新的配置参数传输至ARM单元；ARM单元解析新的配置参数后对Phy芯片进行配置。根据本专利技术的一个实施例，还包括：响应于Phy芯片状态异常，由ARM单元向CPU发送中断信号并将异常信息存放到内部缓冲区，CPU获取中断信号；通过USB读取异常信息并清除ARM单元的中断状态。根据本专利技术的一个实施例，读取Phy芯片的参数并将Phy芯片参数传输至CPU包括：通过ARM单元读取Phy芯片的参数并存放在内部缓冲区，ARM单元通过USB将缓冲区内的Phy芯片参数发送至CPU。本专利技术的实施例的另一个方面，还提供了一种交换机多Phy芯片管理的设备，其特征在于，设备包括：至少一个处理器；和存储器，存储器存储有处理器可运行的程序代码，程序代码在被处理器运行时执行以下步骤：基于读取到的每个Phy芯片基本配置参数分别对每个Phy芯片进行配置；响应于接收到CPU对Phy芯片重新配置的请求，将新的配置参数传输到Phy芯片进行配置；响应于Phy芯片配置完成且Phy芯片状态正常，判断CPU对Phy芯片的读取方式；响应于读取方式为预读取，读取Phy芯片的参数并将Phy芯片参数传输至CPU。根据本专利技术的一个实施例，基于读取到的每个Phy芯片基本配置参数分别对每个Phy芯片进行配置包括：经由ARM单元从存储器中读取每个Phy芯片基本配置参数。根据本专利技术的一个实施例，将新的配置参数传输到Phy芯片进行配置包括：CPU通过USB信号将新的配置参数传输至ARM单元；ARM单元解析新的配置参数后对Phy芯片进行配置。根据本专利技术的一个实施例，程序代码在被处理器运行时还执行以下步骤：响应于Phy芯片状态异常，由ARM单元向CPU发送中断信号并将异常信息存放到内部缓冲区；CPU获取中断信号，通过USB读取异常信息并清除ARM单元的中断状态。根据本专利技术的一个实施例，读取Phy芯片的参数并将Phy芯片参数传输至CPU包括：通过ARM单元读取Phy芯片的参数并存放在内部缓冲区，ARM单元通过USB将缓冲区内的Phy芯片参数发送至CPU。本专利技术具有以下有益技术效果：本专利技术实施例提供的交换机多Phy芯片管理的方法，通过基于读取到的每个Phy芯片基本配置参数分别对每个Phy芯片进行配置；响应于接收到CPU对Phy芯片重新配置的请求，将新的配置参数传输到Phy芯片进行配置；响应于Phy芯片配置完成且Phy芯片状态正常，判断CPU对Phy芯片的读取方式；响应于读取方式为预读取，读取Phy芯片的参数并将Phy芯片参数传输至CPU的技术方案，能够通过CPU的USB接口对Phy芯片管理配置，无需占用交换芯片内部资源，还可以实现Phy芯片的异步管理，控制效率高，实现CPU对多颗Phy芯片的管理控制功能，扩展性强。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的实施例。图1为根据本专利技术一个实施例的交换机多Phy芯片管理的方法的示意性流程图；图2为根据本专利技术一个实施例的交换机多Phy芯片管理系统的示意图。具体实施方式为使本专利技术的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本专利技术实施例进一步详细说明。基于上述目的，本专利技术的实施例的第一个方面，提出了一种交换机多Phy芯片管理的方法的一个实施例。图1示出的是该方法的示意性流程图。如图1中所示，该方法可以包括以下步骤：S1基于读取到的每个Phy芯片基本配置参数分别对每个Phy芯片进行配置，系统上电后，ARM单元从存储器读取各Phy芯片的基本配置参数，ARM单元根据从存储器获取的配置参数，分别对Phy芯片进行参数配置；S2响应于接收到CPU对Phy芯片重新配置的请求，将新的配置参数传输到Phy芯片进行配置，CPU也可以不对Phy芯片进行配置，这时Phy芯片使用从存储器读取的Phy芯片的基本配置参数进行配置；S3响应于Phy芯片配置完成且Phy芯片状态正常，判断CPU对Phy芯片的读取方式，Phy芯片配置完成后需要对Phy芯片的状态进行检查，状态正常才可以继续后面的步骤；S4响应于读取方式为预读取，读取Phy芯片的参数并将Phy芯片参数传输至CPU，将Phy芯片的参数预读取到ARM单元的缓存区中，CPU直接从缓存区中读取Phy芯片的参数。本专利技术为解决交换机多Phy卡管理遇到的问题，提出了一种交换机多Phy芯片管理方法，使其不仅可以实现CPU对Phy芯片的管理功能，而且不占用交换芯片的内部资源；同时该管理方法还具有异步管理和中断触发功能，可有效提高CPU管理多Phy芯片的效率。通过以上技术方案，能够通过CPU的USB接口对Phy芯片管理配置，无需占用本文档来自技高网...

【技术保护点】
1.一种交换机多Phy芯片管理的方法，其特征在于，包括以下步骤：/n基于读取到的每个Phy芯片基本配置参数分别对每个所述Phy芯片进行配置；/n响应于接收到CPU对所述Phy芯片重新配置的请求，将新的配置参数传输到所述Phy芯片进行配置；/n响应于所述Phy芯片配置完成且所述Phy芯片状态正常，判断所述CPU对所述Phy芯片的读取方式；/n响应于所述读取方式为预读取，读取所述Phy芯片的参数并将所述Phy芯片参数传输至所述CPU。/n

【技术特征摘要】
1.一种交换机多Phy芯片管理的方法，其特征在于，包括以下步骤：
基于读取到的每个Phy芯片基本配置参数分别对每个所述Phy芯片进行配置；
响应于接收到CPU对所述Phy芯片重新配置的请求，将新的配置参数传输到所述Phy芯片进行配置；
响应于所述Phy芯片配置完成且所述Phy芯片状态正常，判断所述CPU对所述Phy芯片的读取方式；
响应于所述读取方式为预读取，读取所述Phy芯片的参数并将所述Phy芯片参数传输至所述CPU。


2.根据权利要求1所述的方法，其特征在于，基于读取到的每个Phy芯片基本配置参数分别对每个所述Phy芯片进行配置包括：
经由ARM单元从存储器中读取每个所述Phy芯片基本配置参数。


3.根据权利要求1所述的方法，其特征在于，将新的配置参数传输到所述Phy芯片进行配置包括：
所述CPU通过USB信号将所述新的配置参数传输至ARM单元；
所述ARM单元解析所述新的配置参数后对所述Phy芯片进行配置。


4.根据权利要求1所述的方法，其特征在于，还包括：
响应于所述Phy芯片状态异常，由ARM单元向所述CPU发送中断信号并将异常信息存放到内部缓冲区；
所述CPU获取所述中断信号，通过USB读取异常信息并清除所述ARM单元的中断状态。


5.根据权利要求1所述的方法，其特征在于，读取所述Phy芯片的参数并将所述Phy芯片参数传输至所述CPU包括：
通过ARM单元读取所述Phy芯片的参数并存放在内部缓冲区，所述ARM单元通过USB将所述缓冲区内的所述Phy芯片参数发送至所述CPU。


6.一种交换机多Phy芯片管理的设备，其特征在于，所述设备包括：

【专利技术属性】
技术研发人员：张广乐，薛广营，郭月俊，季冬冬，
申请(专利权)人：苏州浪潮智能科技有限公司，
类型：发明
国别省市：江苏;32