薄膜晶体管阵列基板和包含其的数字X射线检测器制造技术

本申请涉及薄膜晶体管阵列基板和包含其的数字X射线检测器，其中公开了一种用于高分辨率数字X射线检测器的薄膜晶体管阵列基板和包含该薄膜晶体管阵列基板的高分辨率数字X射线检测器，其中通过增加填充因数来改善光敏性，使PIN二极管之间的干扰最小化，并且改善PIN二极管的阶梯覆盖以提高PIN二极管的稳定性。出于这些目的，使PIN二极管的面积最大化，并且在PIN层内设置PIN二极管的像素电极。此外，由无机材料制成的包覆层形成在像素电极的边缘区域和/或接触孔区域中。因此，可以最小化由于在弯曲区域上集中电场而导致的漏电流。

Thin film transistor array substrate and its digital X-ray detector

【技术实现步骤摘要】
薄膜晶体管阵列基板和包含其的数字X射线检测器
本申请要求于2018年10月18日向韩国知识产权局提交的韩国专利申请10-2018-0124614号的优先权，本文通过援引并入其全部公开内容。本公开涉及一种用于高分辨率数字X射线检测器的薄膜晶体管阵列基板，以及包含该薄膜晶体管阵列基板的高分辨率数字X射线检测器。
技术介绍
因为X射线是短波长的，所以X射线可以容易地透射物体。X射线的透射率取决于物体的内部密度。因此，可以通过检测透过物体的X射线的透射率来观察物体的内部结构。在医疗领域中使用的基于X射线的检查方法之一是胶片打印方案。然而，在胶片打印方案中，为了检查结果，拍摄图像然后打印胶片。因此，检查结果需要很长时间。特别是，在胶片打印方案中，存储和保存打印的胶片存在许多困难。近来，使用薄膜晶体管的数字X射线检测器(DXD)已被开发并广泛用于医疗领域。数字X射线检测器检测透过物体的X射线的透射率，并基于透射率在显示器上显示物体的内部状态。因此，数字X射线检测器可以在不使用单独的胶片和打印纸的情况下显示物体的内部结构。此外，DXD具有可以在X射线拍摄之后立即实时检查结果的优点。随着近年来对高分辨率数字X射线检测器的需求的增加，需要开发高分辨率数字X射线检测器。
技术实现思路
本公开的一个实施方式是提供一种用于高分辨率数字X射线检测器的薄膜晶体管阵列基板，其中可通过增加填充因数来改善光敏性，并且提供包含该薄膜晶体管阵列基板的高分辨率数字X射线检测器。此外，本公开的另一个实施方式是提供一种用于高分辨率数字X射线检测器的薄膜晶体管阵列基板，其中可使相邻PIN二极管之间可能发生的干扰最小化，并且提供包含该薄膜晶体管阵列基板的高分辨率数字X射线检测器。此外，本公开的另一个实施方式是提供一种用于高分辨率数字X射线检测器的薄膜晶体管阵列基板，其中可通过改善PIN二极管的阶梯覆盖来提高PIN二极管的稳定性，并且提供包含该薄膜晶体管阵列基板的高分辨率数字X射线检测器。本公开的实施方式不限于上述实施方式。上文未提及的本公开的其他实施方式可从以下描述中理解，并且从本公开所描述的实施方式中更为清楚地理解。在本公开的一个方面，提出了一种用于数字X射线检测器的薄膜晶体管阵列基板，其包括：薄膜晶体管，所述薄膜晶体管包括有源层、栅电极以及与所述有源层连接的第一电极和第二电极；处在薄膜晶体管上的第一平坦化层；和处在第一平坦化层上的PIN(P型半导体-本正向半导体-N型半导体)二极管，所述PIN二极管包括与薄膜晶体管连接的第三电极、PIN层以及在PIN层上的第四电极。第三电极处在PIN层内部，由无机材料制成的包覆层处在第三电极和PIN层之间并处在第三电极的边缘区域中以包围所述边缘区域。此外，在本公开的一个方面，提出了包含该薄膜晶体管阵列基板的数字X射线检测器。在这种情况下，包覆层可覆盖所述第三电极的倾斜侧表面或远端。就此而言，包覆层可以沿着第三电极的顶表面从该顶表面的远端或边缘起覆盖3μm以上。此外，在用于数字X射线检测器的薄膜晶体管阵列基板以及包含该薄膜晶体管阵列基板的数字X射线检测器中，第二电极和第三电极通过形成在第一平坦化层中的第三接触孔彼此连接，其中该第三接触孔设置在PIN二极管内部并且不延伸超出PIN二极管，其中包覆层额外覆盖与第三接触孔对应的第三电极的接触孔区域。在这种情况下，在第三电极顶面的平坦化部分上不形成包覆层。就此而言，包覆层可设置在PIN二极管内。作为另选，包覆层可设置在PIN二极管内部和外部。作为另选，包覆层可连接至与该PIN二极管相邻的PIN二极管的包覆层。根据本公开，即使当像素的尺寸减小以实现高分辨率数字X射线检测器时，也可以实现使PIN二极管的面积最大化的结构，从而增加填充因数以改善检测器的光敏性。此外，根据本公开，作为PIN二极管的下电极的第三电极被安置成沿PIN二极管延伸，但不延伸超出PIN二极管，同时最大化PIN二极管的面积。因此，相邻第三电极之间的距离可以预定距离隔开，以使相邻PIN二极管之间的干扰最小化。此外，根据本公开，由无机材料制成的包覆层存在于第三电极的边缘区域中或接触孔区域和边缘区域中。这可改善PIN二极管的阶梯覆盖，由此使因在弯曲区域上电场集中而导致的漏电流最小化，从而提高PIN二极管的稳定性。除了上述效果之外，下面结合对实现本公开的具体细节的说明来描述本公开的具体效果。附图说明图1是示意性说明高分辨率数字X射线检测器的框图。图2是本公开的一个实施方式的用于高分辨率数字X射线检测器的薄膜晶体管阵列基板的部分区域的顶视图。图3是本公开的一个实施方式的用于高分辨率数字X射线检测器的薄膜晶体管阵列基板的部分区域的截面图。图4是本公开的另一个实施方式的用于高分辨率数字X射线检测器的薄膜晶体管阵列基板的部分区域的顶视图。图5是本公开的另一个实施方式的用于高分辨率数字X射线检测器的薄膜晶体管阵列基板的部分区域的截面图。图6是本公开的又一个实施方式的用于高分辨率数字X射线检测器的薄膜晶体管阵列基板的部分区域的截面图。图7是本公开的再一个实施方式的用于高分辨率数字X射线检测器的薄膜晶体管阵列基板的部分区域的截面图。图8是本公开的另一个实施方式的用于高分辨率数字X射线检测器的薄膜晶体管阵列基板的部分区域的截面图。图9A至9K是本公开的一个实施方式的制造薄膜晶体管阵列基板的过程中用于高分辨率数字X射线检测器的薄膜晶体管阵列基板的部分区域的顶视图。具体实施方式为了说明的简单和清楚，附图中的元件不一定按比例绘制。不同图中的相同附图标记表示相同或相似的元件，并且因此执行类似的功能。此外，在本公开的以下详细描述中，阐述了许多具体细节以便提供对本公开的透彻理解。然而，应该理解，可以在没有这些具体细节的情况下实践本公开。在其他情况下，对公知的方法、过程、组分和电路不进行详细描述，以免不必要地模糊本公开的各方面。各种实施方式的实例在下面进一步说明和描述。应当理解，本文的描述并非旨在将权利要求限制于所描述的特定实施方式。相反，旨在覆盖可包括在由所附权利要求限定的本公开的主旨和范围内的替代、修改和等同物。本文使用的术语仅用于描述特定的实施方式，并不意图限制本公开。如本文所用的单数形式“一”和“一个”也旨在包括复数形式，除非上下文另有明确说明。将进一步理解，当在本说明书中使用时，术语“包括”和“包含”指定所述特征、整数、操作、要素和/或组分的存在，但是不排除存在或添加一个或多个其他特征、整数、操作、要素、组分和/或其部分。如本文所用的术语“和/或”包括一个或多个相关所列项目的任何和所有组合。当处在要素列表之前时，诸如“至少一个”的表达可以修饰整个要素列表，并且可以不修饰该列表的个别要素。应当理解，尽管本文可以使用术语“第一”、“第二”、“第三”等来描述各种要素、部件、区域、层和/或部分，但是这些要本文档来自技高网...

【技术保护点】
1.一种用于数字X射线检测器的薄膜晶体管阵列基板，所述薄膜晶体管阵列基板包括：/n基底基板；/n处在所述基底基板上的薄膜晶体管，其中所述薄膜晶体管包括有源层、栅电极以及与所述有源层连接的第一电极和第二电极；/n处在所述薄膜晶体管上的第一平坦化层；和/n处在所述第一平坦化层上的PIN二极管(P型半导体-本征型半导体-N型半导体二极管)，其中所述PIN二极管包括与所述薄膜晶体管连接的第三电极、在所述第三电极上的PIN层以及在所述PIN层上的第四电极，所述第三电极处于所述PIN层内部，并且无机材料包覆层处于所述第三电极和所述PIN层之间并处在所述第三电极的边缘区域中以包围所述边缘区域。/n

【技术特征摘要】
20181018 KR 10-2018-01246141.一种用于数字X射线检测器的薄膜晶体管阵列基板，所述薄膜晶体管阵列基板包括：
基底基板；
处在所述基底基板上的薄膜晶体管，其中所述薄膜晶体管包括有源层、栅电极以及与所述有源层连接的第一电极和第二电极；
处在所述薄膜晶体管上的第一平坦化层；和
处在所述第一平坦化层上的PIN二极管(P型半导体-本征型半导体-N型半导体二极管)，其中所述PIN二极管包括与所述薄膜晶体管连接的第三电极、在所述第三电极上的PIN层以及在所述PIN层上的第四电极，所述第三电极处于所述PIN层内部，并且无机材料包覆层处于所述第三电极和所述PIN层之间并处在所述第三电极的边缘区域中以包围所述边缘区域。


2.如权利要求1所述的薄膜晶体管阵列基板，其中，所述包覆层具有限定在其中的中空部分。


3.如权利要求1所述的薄膜晶体管阵列基板，其中，所述第二电极和所述第三电极通过在所述第一平坦化层中形成的接触孔彼此连接，
其中所述接触孔处在所述PIN二极管内部，且
其中所述包覆层进一步覆盖对应于所述接触孔的所述第三电极的接触孔区域。


4.如权利要求3所述的薄膜晶体管阵列基板，其中，没有所述包覆层的所述第三电极的一部分顶表面被平坦化。


5.如权利要求1所述的薄膜晶体管阵列基板，其中，所述包覆层处在所述PIN二极管内部。


6.如权利要求1所述的薄膜晶体管阵列基板，其中，所述包覆层处在所述PIN二极管内部和外部。


7.如权利要求6所述的薄膜晶体管阵列基板，其中，所述包覆层与相邻PIN二极管的包覆层连接。


8.如权利要求6所述的薄膜晶体管阵列基板，其中，所述包覆层的处在所述PIN二极管外部的部分比所述包覆层的处在所述PIN二极管内的部分薄。


9.如权利要求1所述的薄膜晶体管阵列基板，其中，所述包覆层覆盖所述第三电极的倾斜侧表面。


10.如权利要求1所述的薄膜晶体管阵列基板，其中，所述包覆层覆盖了所述第三电极的顶表面的从所述第三电极的顶表面的边缘起3μm以上。


11.如权利要求1所述的薄膜晶体管阵列基板，其中，第一保护层处在所述第一平坦化层和所述PIN二极管之间。


12.如权利要求1所述的薄膜晶体管阵列基板，其中，第二平坦化层处在所述第四电极上，其中第五电极处在所述第二平坦化层上，其中所述第五电极通过限定在所述第二平坦化层中的接触孔与所述第四电极连接。


13.如权利要求12所述的薄膜晶体管阵列基板，其中，第二保护层处在所述第二平坦化层和所述PIN二极管之间。


14.如权利要求13所述的薄膜晶体管阵列基板，其中，所述第二保护...

【专利技术属性】
技术研发人员：李汉锡，田惠知，
申请(专利权)人：乐金显示有限公司，
类型：发明
国别省市：韩国;KR