一种应用于FPGA的自适应可校准ODT电路制造技术

本发明专利技术涉及一种应用于FPGA的自适应可校准ODT电路，包括：ODT电路模块、第一校准模块以及第二校准模块，其中，ODT电路模块包括第一终端电阻单元和第二终端电阻单元，第一终端电阻单元和第二终端电阻单元响应于传输信号的电压变化，完成自适应修调保持阻抗不变；第一校准模块连接第一终端电阻单元，用于对第一终端电阻单元进行校准；第二校准模块连接第二终端电阻单元，用于对第二终端电阻单元进行校准。本发明专利技术的应用于FPGA的自适应可校准ODT电路，设置的ODT电路模块的终端电阻在传输的信号摆幅变化时，可以自动调节电路电流，使其终端匹配电阻的阻抗保持不变。

An adaptive and calibrated ODT circuit for FPGA

【技术实现步骤摘要】
一种应用于FPGA的自适应可校准ODT电路
本专利技术属于FPGA的高速接口
，具体涉及一种应用于FPGA的自适应可校准ODT电路。
技术介绍
FPGA是由许多的逻辑单元构成的逻辑器件，其中逻辑单元包括门、查找表和触发器，它具有丰富硬件资源、强大并行处理能力和灵活可重配置能力，在数据处理、通信、网络等很多领域得到了越来越多的广泛应用。随着集成电路的发展，接口传输速度越来越高。发射器与接收器进行高速通信时，因传输线具有特性阻抗，会在接收器侧输入端接入与传输线特性阻抗值相等的匹配电阻，以减小信号反射，保证信号传输质量。ODT(OnDieTermination，片内终端)电路就是将片外的匹配电阻集成在芯片内部实现阻抗匹配。阻抗匹配有两种电路形式，如图1a-1b所示，一种是输入终端接上拉电阻接入vccio/2，另一种是通过上下拉都接电阻，且上拉电阻连接电源vccio，下拉电阻接地，最终以戴维南等效电路作为阻抗匹配。通常odt电路的匹配阻抗会受到PVT(芯片制造过程中的工艺误差、应用电压因素以及应用温度因素)以及接口传输信号的电压变化的影响本文档来自技高网...

【技术保护点】
1.一种应用于FPGA的自适应可校准ODT电路，其特征在于，包括：ODT电路模块(1)、第一校准模块(2)以及第二校准模块(3)，其中，/n所述ODT电路模块(1)包括第一终端电阻单元(101)和第二终端电阻单元(102)，其中，/n所述第一终端电阻单元(101)和所述第二终端电阻单元(102)响应于传输信号的电压变化，完成自适应修调保持阻抗不变；/n所述第一校准模块(2)连接所述第一终端电阻单元(101)，用于对所述第一终端电阻单元(101)进行校准；/n所述第二校准模块(3)连接所述第二终端电阻单元(102)，用于对所述第二终端电阻单元(102)进行校准；/n所述第一校准模块(2)包括第一...

【技术特征摘要】
1.一种应用于FPGA的自适应可校准ODT电路，其特征在于，包括：ODT电路模块(1)、第一校准模块(2)以及第二校准模块(3)，其中，
所述ODT电路模块(1)包括第一终端电阻单元(101)和第二终端电阻单元(102)，其中，
所述第一终端电阻单元(101)和所述第二终端电阻单元(102)响应于传输信号的电压变化，完成自适应修调保持阻抗不变；
所述第一校准模块(2)连接所述第一终端电阻单元(101)，用于对所述第一终端电阻单元(101)进行校准；
所述第二校准模块(3)连接所述第二终端电阻单元(102)，用于对所述第二终端电阻单元(102)进行校准；
所述第一校准模块(2)包括第一电流镜单元(A1)、参考电阻(Req)、比较器(COMP)以及控制单元(B)，其中，
所述第一电流镜单元(A1)用于提供第一电流和第二电流，连接所述参考电阻(Req)和所述第一终端电阻单元(101)；
所述参考电阻(Req)用于根据所述第一电流产生参考电压，所述第一终端电阻单元(101)用于根据所述第二电流产生第一终端电阻电压；
所述比较器(COMP)的第一输入端输入所述参考电压，第二输入端输入所述第一终端电阻电压，输出端输出比较结果；
所述控制单元(B)连接所述比较器(COMP)的输出端，用于根据所述比较结果输出控制信号，所述第一终端电阻单元(101)响应于所述控制信号完成校准；
所述第二校准模块(3)包括第二电流镜单元(A2)、所述参考电阻(Req)、所述比较器(COMP)以及所述控制单元(B)，其连接关系与所述第一校准模块(2)相同，所述第二终端电阻单元(102)响应于所述控制信号完成校准。


2.根据权利要求1所述的应用于FPGA的自适应可校准ODT电路，其特征在于，所述第一终端电阻单元(101)包括第一PMOS管(PM1)、第一使能部和若干第一等效电阻部(R1)，其中，
所述第一PMOS管(PM1)的栅极连接信号传输端，漏极连接接地端(GND)；
所述第一使能部串接在电源电压端(vccio)与所述第一PMOS管(PM1)的源极之间；
若干所述第一等效电阻部(R1)并联在所述信号传输端与所述接地端(GND)之间。


3.根据权利要求2所述的应用于FPGA的自适应可校准ODT电路，其特征在于，所述第一使能部包括反相器、NMOS管、PMOS管和传输门，其中，
所述反相器的输入端接收第二使能信号输出端连接所述NMOS管的栅极；
所述NMOS管的漏极连接所述电源电压端(vccio)，源极连接所述第一PMOS管(PM1)的源极；
所述PMOS管源极连接所述电源电压端(vccio)，漏极连接所述第一PMOS管(PM1)的源极；
所述传输门的输入端连接所述接地端(GND)，输出端连接所述PMOS管的栅极，控制端分别接收第一使能信号(en)和第二使能信号所述第一使能信号(en)和所述第二使能信号为一对差分信号。


4.根据权利要求2所述的应用于FPGA的自适应可校准ODT电路，其特征在于，所述第一等效电阻部(R1)包括反相器、两个NMOS管和传输门，其中，
所述反相器的输入端接收所述控制信号，输出端连接一个所述NMOS管的栅极；
两个所述NMOS管的漏极均连接所述信号传输端，源极均连接所述接地端(GND)；
所述传输门的输入端连接所述第一PMOS管(PM1)的源极，输出端连接另一个所述NMOS管的栅极，控制端接收所述控制信号。


5.根据权利要求1所述的应用于FPGA的自适应可校准ODT电路，其特征在于，所述第二终端电阻单元(102)包括第一NMOS管(NM1)、第二使能部和若干第二等效电阻部(R2)，其中，
所述第一NMOS管(NM1)的栅极连接信号传输端，漏极连...

【专利技术属性】
技术研发人员：冯晓玲，姬晶，孟智凯，贾红，陈维新，韦嶔，程显志，
申请(专利权)人：西安智多晶微电子有限公司，
类型：发明
国别省市：陕西;61