半导体装置制造方法及图纸

公开了一种半导体装置。所述半导体装置包括：第一导电型半导体层，包括第一下导电型半导体层和第一上导电型半导体层；V‑坑，穿过第一上导电型半导体层的至少一部分；第二导电型半导体层，位于第一导电型半导体层上并填充V‑坑；活性层，置于第一导电型半导体层和第二导电型半导体层之间，V‑坑穿过活性层，其中，第一上导电型半导体层具有比第一下导电型半导体层的缺陷密度高的缺陷密度，并且第一上导电型半导体层包括包含V‑坑的起点的V‑坑产生层，其中，低浓度掺杂层置于V‑坑产生层与活性层之间，并且掺杂有Si的高浓度势垒层置于低浓度掺杂层与活性层之间。

Semiconductor device

【技术实现步骤摘要】
半导体装置本申请是申请日为2014年10月28日、申请号为201410589701.3、专利技术名称为“半导体装置及其制造方法”的专利技术专利申请的分案申请。
本专利技术涉及一种半导体装置和一种制造该半导体装置的方法，更具体地讲，涉及一种可以改善静电放电特性的半导体装置和一种制造该半导体装置的方法。
技术介绍
氮化物半导体用作显示装置、信号灯、照明装置和光学通讯装置的光源，并且可以用在蓝色或绿色发光二极管和激光二极管中。此外，氮化物半导体也可以用在异质结双极晶体管(HBT)、高电子迁移率晶体管(HEMT)等中。由于不容易得到晶格匹配的基底，因此可以在发生晶格失配的如蓝宝石基底、碳化硅基底或硅基底的这样的基底上生长氮化物半导体。因此，生长在这样的基底上的氮化物半导体具有大约1E9/cm2或更大的相当高的穿透位错密度(threadingdislocationdensity,TDD)。这样的穿透位错通过提供电子陷阱位引起非辐射复合或者提供电流泄露路径。当在这样状态下将诸如静电的过电压施加至半导体装置时，电流通过穿透位错而集中，从而因静电放电(ESD)而损坏半导体装置。提出若干种方法来补偿氮化物半导体装置的不佳的静电特性。齐纳二极管通常与氮化物半导体装置一起使用。通过将齐纳二极管并联连接到氮化物半导体装置并将不期望的静电放电转移到齐纳二极管来保护氮化物半导体装置。然而，由于齐纳二极管的高价格和额外的工艺，成本和加工时间增加。另一种方法是使用与氮化物半导体晶格匹配的诸如GaN基底的基底。然而，GaN基底因其相当高的制造成本而难于应用到除诸如激光器的特定装置之外的装置。又一种方法是通过调整生长温度在活性层中生长具有V-坑的氮化物半导体层，然后通过在高温下生长p型半导体层来填充V-坑，以提高氮化物半导体装置的静电放电特性(KR专利号：10-1026031)。在该方法中，形成在活性层中的V-坑形成抵抗载流子的注入的电势阻挡，从而提高静电放电特性。然而，电流泄露可能因用于填充V-坑的p型半导体层的生长工艺的不足而根据掺杂条件增大。
技术实现思路
本专利技术的实施例提供了一种具有改善的静电放电特性的半导体装置及其制造方法。根据本专利技术的一方面，一种半导体装置包括：第一导电型半导体层，包括第一下导电型半导体层和第一上导电型半导体层；V-坑，穿过第一上导电型半导体层的至少一部分；第二导电型半导体层，位于第一导电型半导体层上并填充V-坑；以及活性层，插入在第一导电型半导体层和第二导电型半导体层之间，V-坑穿过活性层，其中，第一上导电型半导体层具有比第一下导电型半导体层的缺陷密度高的缺陷密度，并且第一上导电型半导体层包括包含V-坑的起点的V-坑产生层。第一上导电型半导体层还可以包括位于V-坑产生层上的超晶格层，V-坑的宽度可以由于超晶格层的晶格常数大于低温生长层的晶格常数导致的压缩应变而增加。在这种情况下，V-坑产生层和超晶格层可以包含铟(In)，V-坑产生层的In含量可以低于超晶格层的In含量。另外，第一上导电型半导体层还可以包括插入在V-坑产生层和超晶格层之间的低温生长掺杂层和/或位于超晶格层上的低浓度掺杂层。V-坑的上部宽度可以与V-坑产生层的厚度成比例，V-坑产生层可以是未掺杂的GaN层。V-坑产生层可以包含铟(In)，V-坑产生层可以具有AlInGaN基氮化物半导体层和AlGaN基氮化物半导体层彼此交替地堆叠的结构。所述半导体装置还可以包括：低浓度掺杂层，插入在V-坑产生层和活性层之间；以及高浓度势垒层，插入在低浓度掺杂层和活性层之间，并且用Si掺杂，低浓度掺杂层的掺杂浓度可以低于高浓度势垒层和第一下导电型半导体层的掺杂浓度，以形成电容器。所述半导体装置还可以包括：低浓度超晶格层，插入在低浓度掺杂层和高浓度势垒层之间。低浓度超晶格层的掺杂浓度可以等于或低于低浓度掺杂层的掺杂浓度，V-坑可以与高浓度势垒层交叉，从而高浓度势垒层具有三维形状。所述半导体装置还可以包括：高电阻填充层，插入在活性层和第二导电型半导体层之间，并填充V-坑。高电阻填充层可以具有未掺杂层和掺杂层交替地堆叠一次或更多次的结构，从而空穴通过V-坑的内倾斜表面被注入到活性层中。未掺杂层可以是uAlGaN层，掺杂层可以是p型氮化物半导体层。未掺杂层可以是uGaN层，掺杂层可以是p型氮化物半导体层。未掺杂层和掺杂层可以交替地堆叠三次。所述半导体装置还可以包括：电子阻挡层，插入在活性层和高电阻填充层之间，并且填充V-坑的一部分，其中，高电阻填充层可以填充V-坑的剩余部分。如上所述，根据本专利技术，半导体装置可以包括具有大尺寸和高密度的V-坑，从而有效地防止由于静电放电对半导体装置造成损坏。另外，可以通过半导体层的结构而不利用齐纳二极管来防止由于静电放电导致对半导体装置造成损坏，从而实现半导体装置的紧凑和高效。另外，能够通过有效地形成V-坑来制造免于静电放电的半导体装置。可以通过采用低温生长层来增加V-坑的尺寸，可以通过高浓度势垒层将电子更有效地注入到活性层中，从而改善静电放电特性，而没有劣化氮化物半导体装置的发光强度或电学特性。用高电阻填充层代替p型氮化物半导体层来填充V-坑，因此，不存在基于Mg掺杂条件的电流泄漏增加的问题。另外，通过用高电阻填充层填充V-坑，可以防止穿透位错作为泄漏电流路径，从而防止由于外部高电压对氮化物半导体装置造成损坏。用高浓度Si掺杂的高浓度势垒层位于活性层的起始位置处，低浓度掺杂层插入在n型氮化物半导体层和高浓度势垒层之间，从而增加了氮化物半导体装置的内部电容，因此改善了静电放电特性。在这种情况下，内部电容与高浓度势垒层的面积成比例。因此，由于通过V-坑的面积增加了具有三维形状的高浓度势垒层的面积，所以内部电容增加，从而更加有效地改善了静电放电特性。用高电阻填充层填充形成在氮化物半导体装置中的V-坑，从而防止V-坑作为电流泄漏路径。通过将p型氮化物半导体层改变为AlGaN层来生长高电阻填充层，从而与现有技术相比生长了具有更强的耐性的氮化物半导体装置。另外，通过周期性地生长uAlGaN层和p型氮化物半导体层以及uGaN层和p型氮化物半导体层，空穴通过V-坑的内倾斜表面注入到活性层中的每个阱层中，从而提高了空穴注入效率。另外，空穴也可以被有效地注入到与n型氮化物半导体层最近的阱层中，其中，由于位于整个活性层上方的V-坑导致空穴难以注入到与n型氮化物半导体层最近的阱层中。根据本专利技术的另一方面，一种半导体装置包括：第一导电型半导体层，包括第一下导电型半导体层和第一上导电型半导体层；V-坑，穿过第一上导电型半导体层的至少一部分；第二导电型半导体层，位于第一导电型半导体层上并填充V-坑；活性层，置于第一导电型半导体层和第二导电型半导体层之间，V-坑穿过活性层，其中，第一上导电型半导体层具有比第一下导电型半导体层的缺陷密度高的缺陷密度，并且第一上导电型半导体层包括包含V-坑的起点的V-坑产生层，其中，低浓度掺杂层置于V-坑产本文档来自技高网...

【技术保护点】
1.一种半导体装置，包括：/n第一导电型半导体层，包括第一下导电型半导体层和第一上导电型半导体层；/nV-坑，穿过第一上导电型半导体层的至少一部分；/n第二导电型半导体层，位于第一导电型半导体层上并填充V-坑；以及/n活性层，置于第一导电型半导体层和第二导电型半导体层之间，V-坑穿过活性层，/n其中，第一上导电型半导体层具有比第一下导电型半导体层的缺陷密度高的缺陷密度，并且第一上导电型半导体层包括包含V-坑的起点的V-坑产生层，/n其中，低浓度掺杂层置于V-坑产生层与活性层之间，并且掺杂有Si的高浓度势垒层置于低浓度掺杂层与活性层之间。/n

【技术特征摘要】
20131028 KR 10-2013-0128589;20140417 KR 10-2014-001.一种半导体装置，包括：
第一导电型半导体层，包括第一下导电型半导体层和第一上导电型半导体层；
V-坑，穿过第一上导电型半导体层的至少一部分；
第二导电型半导体层，位于第一导电型半导体层上并填充V-坑；以及
活性层，置于第一导电型半导体层和第二导电型半导体层之间，V-坑穿过活性层，
其中，第一上导电型半导体层具有比第一下导电型半导体层的缺陷密度高的缺陷密度，并且第一上导电型半导体层包括包含V-坑的起点的V-坑产生...

【专利技术属性】
技术研发人员：郭雨澈，崔承奎，金材宪，郑廷桓，白龙贤，张三硕，洪竖延，郑渼暻，
申请(专利权)人：首尔伟傲世有限公司，
类型：发明
国别省市：韩国;KR