射频前端控制电路及其控制方法、射频前端控制芯片、系统、存储介质、终端技术方案

一种射频前端控制电路及其控制方法、射频前端控制芯片、系统、存储介质、终端，射频前端控制电路包括：多个并联的驱动器件，用以接入驱动控制信号，其输出端输出射频控制信号，所述射频控制信号用以控制射频前端；多个延时元件，分别耦接每一驱动器件的控制端，所述驱动控制信号经由所述每一驱动器件所耦接的延时元件输入至所述驱动器件的控制端，所述多个驱动器件的控制端耦接的延时元件的延时时间长度依次变大。本发明专利技术技术方案能够更有效地减小对RF器件的EMI。

RF front-end control circuit and its control method, RF front-end control chip, system, storage medium and terminal

【技术实现步骤摘要】
射频前端控制电路及其控制方法、射频前端控制芯片、系统、存储介质、终端
本专利技术涉及计算机
，尤其涉及一种射频前端控制电路及其控制方法、射频前端控制芯片、系统、存储介质、终端。
技术介绍
通信产品发展到第五代移动通信技术(5thgenerationmobilenetworks、5th-Generation，5G)，需要兼容不同模式、不同频段，射频(RadioFrequency,RF)前端复杂。又由于5G复杂灵活的配置，RF前端也要跟着快速切换。因此系统中会有多路射频前端(RFfront-end，RFFE)控制(ctl)接口，速度也要提高到52M甚至更快。RFFE控制信号是距离RF器件最近的数字信号，并且由于RF器件接收信号通常为功率较小的小信号，因此其会对RF器件接收信号产生电磁干扰(ElectromagneticInterference，EMI)。当前主流的控制EMI的方法是更精确的控制驱动能力。虽然通过控制驱动能力能有明显的改变摆率(slewrate)，但是信号刚开始变化时，信号频率分量和能量依然较大，对EMI的改善效果有限。
技术实现思路
本专利技术解决的技术问题是如何更有效地减小对RF器件的EMI。为解决上述技术问题，本专利技术实施例提供一种射频前端控制电路，射频前端控制电路包括：一种射频前端控制电路，包括：多个并联的驱动器件，用以接入驱动控制信号，其输出端输出射频控制信号，所述射频控制信号用以控制射频前端；多个延时元件，分别耦接每一驱动器件的控制端，所述驱动控制信号经由所述每一驱动器件所耦接的延时元件输入至所述驱动器件的控制端，所述多个驱动器件的控制端耦接的延时元件的延时时间长度依次变大。可选的，所述延时元件包括：电阻；所述多个驱动器件的控制端耦接的电阻的阻值依次变大。可选的，所述延时元件为RC延时电路或逻辑延时电路。可选的，所述多个驱动器件包括：多个并联的PMOS管和NMOS管，所述PMOS管或NMOS管的栅极耦接所述延时元件。可选的，所述驱动器件包括：串联的阻抗元件和开关元件，每一阻抗元件的输入端耦接所述延时元件。为解决上述技术问题，本专利技术实施例还公开了一种射频前端控制电路的控制方法，所述控制方法包括：使能所述驱动控制信号经由每一驱动器件所耦接的延时元件输入至所述驱动器件的控制端，以使所述驱动控制信号在不同的时刻输入至所述多个驱动器件，以使所述多个驱动器件在不同的时刻开启；输出射频控制信号。本专利技术实施例还公开了一种射频前端控制芯片，射频前端控制芯片包括：所述射频前端控制电路；芯片管脚，耦接所述多个驱动器件的输出端，以输出所述射频控制信号。本专利技术实施例还公开了一种射频前端控制系统，射频前端控制系统包括：射频前端控制芯片；射频前端，其输入端耦接所述射频前端控制芯片的输出端。本专利技术实施例还公开了一种存储介质，其上存储有计算机指令，所述计算机指令运行时执行所述射频前端控制电路的控制方法的步骤。本专利技术实施例还公开了一种终端，包括所述射频前端控制电路，或者所述射频前端控制芯片。与现有技术相比，本专利技术实施例的技术方案具有以下有益效果：本专利技术技术方案中，射频前端控制电路可以包括：多个驱动器件，用以接入驱动控制信号，其输出端输出射频控制信号，所述射频控制信号用以控制射频前端；延时元件，耦接每一驱动器件的控制端，所述驱动控制信号经由所述每一驱动器件所耦接的延时元件输入至所述驱动器件的控制端，所述多个驱动器件的控制端耦接的延时元件的延时时间长度依次变大。本专利技术技术方案通过设置延时元件，使得驱动控制信号经由每一驱动器件所耦接的延时元件输入至该驱动器件的控制端，由于不同的延时元件的延时时间长度不同，因此能够实现不同的驱动器件在不同的时刻开启，从而实现射频控制信号在上升沿和下降沿的变化减缓，信号频率分量和能量较小，进而有效地降低EMI。附图说明图1是现有技术中一种驱动信号的变化示意图；图2是本专利技术实施例一种射频前端控制电路的结构示意图；图3是本专利技术实施例另一种射频前端控制电路的结构示意图；图4是本专利技术实施例一种射频控制信号的示意图；图5是本专利技术实施例一种射频前端控制电路的控制方法的流程图。具体实施方式如
技术介绍
中所述，虽然通过控制驱动能力能有明显的改变摆率(slewrate)，但是信号刚开始变化时，信号频率分量和能量依然较大，对EMI的改善效果有限。如图1所示，现有技术中调整后的驱动信号变化曲线如图1所示。其中，在序号11所示位置，也即驱动信号从高电平变化到低电平的位置，信号变化较快，驱动信号的斜率较大，该信号经傅里叶分解后的频率分量也较多，能量较高，依然会对RF器件接收信号产生EMI。本专利技术技术方案通过设置延时元件，使得驱动控制信号经由每一驱动器件所耦接的延时元件输入至该驱动器件的控制端，由于不同的延时元件的延时时间长度不同，因此能够实现不同的驱动器件在不同的时刻开启，从而实现射频控制信号在上升沿和下降沿的变化减缓，信号频率分量和能量较小，进而有效地降低EMI。为使本专利技术的上述目的、特征和优点能够更为明显易懂，下面结合附图对本专利技术的具体实施例做详细的说明。图2是本专利技术实施例一种射频前端控制电路的结构示意图。所述射频前端控制电路20可以包括多个并联的驱动器件2021、2022、…、202n以及多个延时元件2011、2012、…、201n。其中，驱动器件2021、2022、…、202n用以接入驱动控制信号，其输出端输出射频控制信号，所述射频控制信号用以控制射频前端(图未示)。多个延时元件2011、2012、…、201n分别耦接每一驱动器件的控制端，所述驱动控制信号经由所述每一驱动器件所耦接的延时元件输入至所述驱动器件的控制端。本实施例中，所述多个延时元件2011、2012、…、201n的延时时间长度依次变大。具体地，多个延时元件2011、2012、…、201n可以具有不同的阻抗，从而具有不同的延时时间长度。具体实施中，多个延时元件2011、2012、…、201n的延时时间长度不同，那么在多个延时元件2011、2012、…、201n同时接入同一驱动控制信号时，不同的阻抗将导致驱动控制信号输入至多个驱动器件2021、2022、…、202n的控制端的时刻不同，使得多个驱动器件2021、2022、…、202n在不同的时刻开启。由此，多个驱动器件2021、2022、…、202n输出的射频控制信号在上升沿或下降沿的变化减缓。本专利技术实施例通过设置延时元件，使得驱动控制信号经由每一驱动器件所耦接的延时元件输入至该驱动器件的控制端，由于不同的延时元件的延时时间长度不同，因此能够实现不同的驱动器件在不同的时刻开启，从而实现射频控制信号在上升沿和下降沿的变化减缓，信号频率分量和能量较小，进而有效地降低EMI。在一个具体实施例中，所述延时元件包括：电阻；所述多个驱动器件的控制端耦接的电阻的阻本文档来自技高网...

【技术保护点】
1.一种射频前端控制电路，其特征在于，包括：/n多个并联的驱动器件，用以接入驱动控制信号，其输出端输出射频控制信号，所述射频控制信号用以控制射频前端；/n多个延时元件，分别耦接每一驱动器件的控制端，所述驱动控制信号经由所述每一驱动器件所耦接的延时元件输入至所述驱动器件的控制端，所述多个驱动器件的控制端耦接的延时元件的延时时间长度依次变大。/n

【技术特征摘要】
1.一种射频前端控制电路，其特征在于，包括：
多个并联的驱动器件，用以接入驱动控制信号，其输出端输出射频控制信号，所述射频控制信号用以控制射频前端；
多个延时元件，分别耦接每一驱动器件的控制端，所述驱动控制信号经由所述每一驱动器件所耦接的延时元件输入至所述驱动器件的控制端，所述多个驱动器件的控制端耦接的延时元件的延时时间长度依次变大。


2.根据权利要求1所述的射频前端控制电路，其特征在于，所述延时元件包括：
电阻；所述多个驱动器件的控制端耦接的电阻的阻值依次变大。


3.根据权利要求1所述的射频前端控制电路，其特征在于，所述延时元件为RC延时电路或逻辑延时电路。


4.根据权利要求1所述的射频前端控制电路，其特征在于，所述多个驱动器件包括：
多个并联的PMOS管和NMOS管，所述PMOS管或NMOS管的栅极耦接所述延时元件。


5.根据权利要求1所述的射频前端控制电路，其特征在于，所述驱动器件包括：
串联的阻抗元件和开关元件，每一阻抗元件的输入端耦接所述...

【专利技术属性】
技术研发人员：孟宪余，杨耕，许红菊，
申请(专利权)人：展讯通信上海有限公司，
类型：发明
国别省市：上海;31