处理器及降低电源纹波的方法技术

本发明专利技术提供一种处理器，包括控制器、处理单元，处理单元包括输入缓存器、运算器和输出缓存器，处理器连接电源和外部存储器，处理器还包括电源控制单元，控制器用于确定处理单元的初始等待周期数N1和等待周期递减数N2，电源控制单元用于：在处理器启动工作时，按照N1和N2发送第一控制信号给处理单元；处理单元收到第一控制信号后，从外部存储器读取待处理数据，将读取的待处理数据缓存到输入缓存器，将缓存的待处理数据从输入缓存器传送给运算器进行运算，将运算结果存入输出缓存器。本发明专利技术还提供一种降低电源纹波的方法。本发明专利技术能够有效降低处理器启动工作时的电源纹波，提升处理器的稳定性。

Processor and method of reducing power ripple

【技术实现步骤摘要】
处理器及降低电源纹波的方法
本专利技术涉及计算机
，具体涉及一种处理器及降低处理器启动工作时的电源纹波的方法。
技术介绍
随着计算机的发展，处理器(例如中央处理器、图形处理器、神经网络处理器)扮演的角色越来越重，处理器能效比有了极大的提升。然而，当前对处理器(例如神经网络处理器)的算力的要求越来越高，高算力必然带来功耗的提升，使得处理器启动工作的瞬态功耗非常大。纳秒级别电流剧烈波动会给DCDC(Directcurrent-Directcurrent，直流-直流)电源带来很大的纹波，引起处理器工作的不稳定。
技术实现思路
鉴于以上内容，有必要提出一种处理器及降低处理器启动工作时的电源纹波的方法，其可以有效降低处理器启动工作时的电源纹波，提升处理器的稳定性。本申请的第一方面提供一种处理器，所述处理器包括控制器、至少一个处理单元，所述至少一个处理单元包括输入缓存器、运算器和输出缓存器，所述处理器连接电源和外部存储器，所述控制器用于确定所述处理单元的初始等待周期数N1和等待周期递减数N2，所述处理器还包括电源控制单元，本文档来自技高网...

【技术保护点】
1.一种处理器，所述处理器包括控制器、至少一个处理单元，所述至少一个处理单元包括输入缓存器、运算器和输出缓存器，所述处理器连接电源和外部存储器，其特征在于，所述控制器用于确定所述处理单元的初始等待周期数N1和等待周期递减数N2，所述处理器还包括电源控制单元，用于：/n在所述处理器启动工作时，按照所述初始等待周期数N1和所述等待周期递减数N2发送第一控制信号给所述至少一个处理单元，所述电源控制单元第一次发送所述第一控制信号的等待时间为N1个所述处理器的时钟周期，后续每次发送所述第一控制信号的等待时间递减N2个所述时钟周期，若所述等待时间递减至小于或者等于0，则每个所述时钟周期发送所述第一控制信号...

【技术特征摘要】
1.一种处理器，所述处理器包括控制器、至少一个处理单元，所述至少一个处理单元包括输入缓存器、运算器和输出缓存器，所述处理器连接电源和外部存储器，其特征在于，所述控制器用于确定所述处理单元的初始等待周期数N1和等待周期递减数N2，所述处理器还包括电源控制单元，用于：
在所述处理器启动工作时，按照所述初始等待周期数N1和所述等待周期递减数N2发送第一控制信号给所述至少一个处理单元，所述电源控制单元第一次发送所述第一控制信号的等待时间为N1个所述处理器的时钟周期，后续每次发送所述第一控制信号的等待时间递减N2个所述时钟周期，若所述等待时间递减至小于或者等于0，则每个所述时钟周期发送所述第一控制信号；
所述至少一个处理单元收到所述第一控制信号后，从所述外部存储器读取待处理数据，将读取的待处理数据缓存到所述输入缓存器，将缓存的待处理数据从所述输入缓存器传送给所述运算器进行运算，将运算结果存入所述输出缓存器。


2.如权利要求1所述的处理器，其特征在于，所述确定所述处理单元的初始等待周期数N1和等待周期递减数N2包括：
获取所述处理器在极限工作场景产生的纹波电压；
根据所述处理器在极限工作场景产生的纹波电压和所述处理器允许的纹波电压确定所述处理器的电流变化的阶梯数；
根据所述电源的开关周期和所述处理器的时钟周期确定所述等待周期递减数N2；
根据所述阶梯数和所述等待周期递减数N2计算所述初始等待周期数N1。


3.如权利要求1所述的处理器，其特征在于，所述电源控制单元包括第一控制寄存器、第二控制寄存器和控制信号产生电路，所述第一控制寄存器存储所述初始等待周期数，所述第二控制寄存器存储所述等待周期递减数，所述控制信号产生电路根据所述第一控制寄存器和所述第二控制寄存器存储的数据输出所述第一控制信号。


4.如权利要求1至3中任一项所述的处理器，其特征在于，所述电源控制单元还用于：
若所述外部存储器剩余的待处理数据的数量小于或等于预设值，按照所述初始等待周期数N1和所述等待周期递减数N2发送第二控制信号给所述至少一个处理单元，所述电源控制单元第一次发送所述第二控制信号的等待时间为N2个所述时钟周期，后续每次发送所述第二控制信号的等待时间递增N2个所述时钟周期，若所述等待时间递增至大于或者等于N1，则每等待N1个所述时钟周期发送所述第二控制信号，直至所述外部存储器中的待处理数据运算完毕；
所述至少一个处理单元还用于：
收到所述第二控制信号后，从所述外部存储器读取待处理数据，将读取的待处理数据缓存到所述输入缓存器，将缓存的待处理数据从所述输入缓存器传送给所述运算器进行运算，将运算结果存入所述输出缓存器。


5.一种降低电源纹波的方法，应用于处理器，所述处理器包括控制器、电源控制单元和至少一个处理单元，所述至少一个处理单元包括输入缓存器、运算器和输出缓存器，所述处理器连接电源和...

【专利技术属性】
技术研发人员：孔庆海，李炜，曹庆新，王和国，
申请(专利权)人：深圳云天励飞技术有限公司，
类型：发明
国别省市：广东;44