一种基于FPGA普通差分IO透明传输SDH总线数据的方法技术

本发明专利技术公开了一种基于FPGA普通差分IO透明传输SDH总线数据的方法，利用2对FPGA差分IO管脚，采用SDR技术对1路或采用DDR技术对2路实现总线数据的双向传输，通过可编程器件FPGA与TelecomBus总线接口、200MHz时钟相连接，FPGA的差分IO通过连接器或者直接与另一片FPGA的差分IO相连接，该方法利用FPGA普通差分IO引脚多，且差分信号抗干扰强的特点，解决了传统SDH设备内部各个功能芯片之间互联总线管脚数量多、PCB走线困难、容易串扰且不利于扩展的缺点，且支持信道测试及环回功能，便于调试。

A method of SDH bus data transparent transmission based on FPGA common differential IO

【技术实现步骤摘要】
一种基于FPGA普通差分IO透明传输SDH总线数据的方法
本专利技术涉及SDH中的内部信号处理
，具体是一种基于FPGA普通差分IO透明传输SDH总线数据的方法。
技术介绍
同步数字体系（SynchronousDigitalHierarchy，SDH）作为一种成熟的技术，支持大容量数据高速远程传输，可以接入以太网、话音、图像等各种类型各种速率业务，而且采用标准的国际统一技术标准，使得不同厂家设备均可以入网，对组网十分有利。故SDH在骨干网及接入网中有着大量的应用，在整个传输网络仍然十分重要。SDH系统中由多个SDH网元组成。网元设备需要完成业务接入映射、复用/解复用、交叉、开销处理和指针处理功能。传统网元设备采用专用芯片完成上述功能。受限于芯片工艺水平、对业务带宽和数量的增量要求、业务扩展性、散热等要求，因此绝大多数场合下没有一款芯片能同时处理上述功能。也就是说，SDH网元设备需要使用不同的专用芯片分别处理相应的功能。对不同芯片之间的互联，传统方法有两种，一种是采用专用的串/并转换芯片进行互联，如图1所示。另一种是采用并行Tele本文档来自技高网...

【技术保护点】
1.一种基于FPGA普通差分IO透明传输SDH总线数据的方法，其特征在于，利用2对FPGA差分IO管脚，采用SDR技术对1路或采用DDR技术对2路实现总线数据的双向传输，通过可编程器件FPGA与TelecomBus总线接口、200MHz时钟相连接，FPGA的差分IO通过连接器或者直接与另一片FPGA的差分IO相连接，包括如下步骤：/n1）TelecomBus总线->差分IO方向的处理，步骤如下：/n1-1）对接收到的TelecomBus总线利用WFIFO进行缓存；/n1-2）从WFIFO读出数据，对数据进行5b/6b编码；/n1-3）对编码后的数据进行并/串转换；/n1-4）将串行数据转...

【技术特征摘要】
1.一种基于FPGA普通差分IO透明传输SDH总线数据的方法，其特征在于，利用2对FPGA差分IO管脚，采用SDR技术对1路或采用DDR技术对2路实现总线数据的双向传输，通过可编程器件FPGA与TelecomBus总线接口、200MHz时钟相连接，FPGA的差分IO通过连接器或者直接与另一片FPGA的差分IO相连接，包括如下步骤：
1）TelecomBus总线->差分IO方向的处理，步骤如下：
1-1）对接收到的TelecomBus总线利用WFIFO进行缓存；
1-2）从WFIFO读出数据，对数据进行5b/6b编码；
1-3）对编码后的数据进行并/串转换；
1-4）将串行数据转换成差分数据，通过FPGA的差分IO接口输出差分信号；
2）差分IO->TelecomBus总线方向的处理，步骤如下：
2-1）从FPGA的差分IO接口接收数据，将接收到的数据转换成单端信号；
2-2）对单端信号进行串/并转换，得到6bit并行数据；
2-3）设计移位寄存器，将步骤2-2）得到的6bit并行数据循环移入移位寄存器中，从移位寄存器中截取6bit将其送入6b/5b解码模块进行6b/5b解码，解码后得到5bit并行数据；
2-4）将解码后得到5bit并行数据恢复成10bitTelecomBus总线，并进行同步检测；
2-5）利用TelecomBus总线的A1A2字节和J0脉冲周期性特性，对移位寄存器的6bit截取和对输入采样延时进行调整控制，当在某种6bit截取控制和采样延时调整设置组合下，TelecomBus总线的A1A2字节和J0脉冲满足要求，锁定当前控制参数，将6b5b解码后的数据送入RFI...

【专利技术属性】
技术研发人员：张小辉，龚华达，覃勇，白杨，
申请(专利权)人：中国电子科技集团公司第三十四研究所，
类型：发明
国别省市：广西;45